自2018年4月始，臺積電已在眾多技術(shù)論壇或研討會中揭露創(chuàng)新的SoIC技術(shù)，這個被譽為再度狠甩三星在后的秘密武器，究竟是如何厲害?

臺積電首度對外界公布創(chuàng)新的系統(tǒng)整合單芯片(SoIC)多芯片3D堆疊技術(shù)，是在2018年4月的美國加州圣塔克拉拉(Santa Clara)第二十四屆年度技術(shù)研討會上。

推進摩爾定律臺積電力推SoIC 3D封裝技術(shù)

隨著先進納米制程已逼近物理極限，摩爾定律發(fā)展已難以為繼，無法再靠縮小線寬同時滿足性能、功耗、面積及訊號傳輸速度等要求;再加上封裝技術(shù)難以跟上先進制程的發(fā)展進程，因此三星、臺積電、英特爾等晶圓代工巨擘紛紛跨足封裝領(lǐng)域，要借重先進的封裝技術(shù)實現(xiàn)更高性能、更低耗電量、更為小體積、訊號傳輸速度更快的產(chǎn)品。

甚至，在逐步進入后摩爾定律時代后，晶圓代工大廠的發(fā)展重心，也逐漸從過去追求更先進納米制程，轉(zhuǎn)向封裝技術(shù)的創(chuàng)新。而，SoIC就在這樣的前提之下誕生了。

若以臺積電于2009年正式進軍封裝領(lǐng)域估算，SoIC是臺積電耗費十年才磨出的寶劍，被譽為可再次把三星狠狠甩在后頭、實現(xiàn)3D IC的高階封裝技術(shù)。

晶圓對晶圓的3D IC技術(shù)

根據(jù)臺積電在第二十四屆年度技術(shù)研討會中的說明，SoIC是一種創(chuàng)新的多芯片堆疊技術(shù)，是一種晶圓對晶圓(Wafer-on-wafer)的鍵合(Bonding)技術(shù)，這是一種3D IC制程技術(shù)，可以讓臺積電具備直接為客戶生產(chǎn)3D IC的能力。

圖二: 臺積SoIC設(shè)計架構(gòu)示意。(source: vlsisymposium.org, 制圖:CTIMES)

讓外界大感驚艷的是，SoIC技術(shù)是采用硅穿孔(TSV)技術(shù)，可以達到無凸起的鍵合結(jié)構(gòu)，可以把很多不同性質(zhì)的臨近芯片整合在一起，而且當中最關(guān)鍵、最神秘之處，就在于接合的材料，號稱是價值高達十億美元的機密材料，因此能直接透過微小的孔隙溝通多層的芯片，達成在相同的體積增加多倍以上的性能，簡言之，可以持續(xù)維持摩爾定律的優(yōu)勢。

圖三: SoIC的微芯片平面圖。(source: vlsisymposium.org)

據(jù)了解，SoIC是基于臺積電的CoWoS(Chip on wafer on Substrate)與多晶圓堆疊(WoW)封裝技術(shù)開發(fā)的新一代創(chuàng)新封裝技術(shù)，未來將應(yīng)用于十納米及以下的先進制程進行晶圓級的鍵合技術(shù)，被視為進一步強化臺積電先進納米制程競爭力的利器。2018年10月，臺積電在第三季法說會上，已針對萬眾矚目的SoIC技術(shù)給出明確量產(chǎn)時間，預(yù)期2020年開始挹注臺積電的營收貢獻，至2021年將會大量生產(chǎn)，挹注臺積電更加顯著的營收貢獻。

六月，臺積電赴日本參加VLSI技術(shù)及電路研討會發(fā)表技術(shù)論文時，也針對SoIC技術(shù)揭露論文，論文中表示SoIC解決方案將不同尺寸、制程技術(shù)及材料的裸晶堆疊在一起。相較于傳統(tǒng)使用微凸塊的三維積體電路解決方案，臺積電的SoIC的凸塊密度與速度高出數(shù)倍，同時大幅減少功耗。此外，SoIC能夠利用臺積電的InFO或CoWoS的后端先進封裝至技術(shù)來整合其他芯片，打造強大的3D×3D系統(tǒng)級解決方案。

外界咸認，從臺積電最初提出的2.5版CoWoS技術(shù)，至獨吃蘋果的武器InFO(整合型扇型封裝)技術(shù)，下一個稱霸晶圓代工產(chǎn)業(yè)的，就是SoIC技術(shù)。

攤開臺積電公布的2019年第一季財報，10納米及以下納米制程的營收貢獻，已大大超越16納米制程的營收貢獻，凸顯出未來十納米及以下先進制程已勢不可當。

也因此，2019年，電子設(shè)計自動化(EDA)大廠，如益華電腦(Cadence)、明導(dǎo)國際(Mentor)、ANSYS皆已相繼推出支援臺積電SoIC的解決方案，并已通過臺積電認證，準備迎接SoIC輝煌時代的來臨。