無(wú)線通信系統(tǒng)中常用的HARQ機(jī)制
本文主要簡(jiǎn)述一下在無(wú)線通信系統(tǒng)中常用的HARQ機(jī)制。注意，在不同的標(biāo)準(zhǔn)中，HARQ傳輸機(jī)制有所不同。
FPGA實(shí)現(xiàn)一個(gè)VGA/LCD顯示控制器的實(shí)例
VGA (Video Graphics Array) 即視頻圖形陣列，是IBM于1987年隨PS/2....
基于FPGA的UART控制器設(shè)計(jì)（附代碼）
同步串行通信是指SPI（Serial Peripheral interface）的縮寫(xiě)，顧名思義就是....
ZYNQ7020的PS端的基本開(kāi)發(fā)流程
這篇文章記錄ZYNQ7020的PS端的基本開(kāi)發(fā)流程，關(guān)于PL端的開(kāi)發(fā)流程，參考之前文章，這里放個(gè)超鏈....
基于FPGA的USB接口控制器設(shè)計(jì)
PDIUSBD12 的讀寫(xiě)操作都各自有一個(gè)讀寫(xiě)控制信號(hào) WR_N 和 RD_N，每次讀寫(xiě)操作都在對(duì)應(yīng)....
ZYNQ 的啟動(dòng)流程介紹
普通的 FPGA 一般是可以從 flash 啟動(dòng)，或者被動(dòng)加載，但是ZYNQ不行，ZYNQ必須PS端....
記錄一下ZYNQ7020芯片系列的基本概念
Zynq 就是兩大功能塊，PS 部分和 PL 部分， 說(shuō)白了，就是 ARM 的 SOC 部分，和 F....
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評(píng)估套件詳細(xì)內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無(wú)線電平臺(tái)，在一款芯片內(nèi)集成射頻....
Verilog/FPGA開(kāi)源項(xiàng)目介紹
脈沖神經(jīng)網(wǎng)絡(luò)（ Spiking neural network-SNN ） 是更接近自然神經(jīng)網(wǎng)絡(luò)的人工....
如何用MATLAB生成AWGN噪聲
MATLAB中的help文檔，是一個(gè)神奇的存在，檢索你想找的關(guān)鍵詞，會(huì)自動(dòng)檢索出與關(guān)鍵詞相關(guān)的內(nèi)容。....
AD9528芯片介紹及配置詳解
參考時(shí)鐘輸入選擇支持 引腳控制 和 軟件控制 兩種模式，一般情況下，默認(rèn)使用軟件控制。通過(guò)寄存器0x....
3個(gè)DNN的項(xiàng)目介紹
例如，經(jīng)過(guò)訓(xùn)練以識(shí)別狗品種的 DNN 將遍歷給定的圖像并計(jì)算圖像中的狗是某個(gè)品種的概率。用戶可以查看....
仿真例子工程介紹
如果需要修改 Sample_smoke_test0/1 中 ROOT PORT 對(duì)自己的設(shè)置， 可以....
IP設(shè)計(jì)中的注意事項(xiàng)
以下是一些在IP設(shè)計(jì)過(guò)程中可以使用的策略。雖然IP設(shè)計(jì)和驗(yàn)證是一個(gè)非常耗時(shí)的階段，但如果設(shè)計(jì)需要新的....
使用Modelsim編譯激勵(lì)文件的詳細(xì)流程
對(duì)于激勵(lì)文件，我常用的是直接手寫(xiě)，最初學(xué)這個(gè)的時(shí)候，好像是用的Quartus里的那個(gè)Modelsim....
卷積神經(jīng)網(wǎng)絡(luò)介紹 基于LeNet5實(shí)現(xiàn)的手寫(xiě)字符識(shí)別
前文中，我們介紹了一些傳統(tǒng)計(jì)算機(jī)視覺(jué)的算法，包括降噪濾波、二值化、縮放、銳化等，最終我們?cè)贔PGA上....
常用銳化算法及Sobel銳化的介紹
物體的邊緣是以圖像局部特性不連續(xù)性的形式出現(xiàn)的，即邊緣意味著一個(gè)區(qū)域的結(jié)束和另一個(gè)區(qū)域的開(kāi)始。圖像邊....
如何尋找時(shí)序路徑的起點(diǎn)與終點(diǎn)
左邊的電路圖是需要分析的電路，我們的目的是要對(duì)此電路進(jìn)行時(shí)序分析，那首先要找到該電路需要分析的時(shí)序路....
歐姆定律加基爾霍夫電流定律等于更好的人工智能
對(duì)大多數(shù)計(jì)算機(jī)來(lái)說(shuō)，在外部存儲(chǔ)器和計(jì)算資源（如CPU和GPU）之間移動(dòng)大量數(shù)據(jù)耗費(fèi)的時(shí)間成本和能源成....
JESD204B標(biāo)準(zhǔn)的ADC與FPGA的接口
與現(xiàn)有接口格式和協(xié)議相比，JESD204B接口更復(fù)雜、更微妙，必須克服一些困難才能實(shí)現(xiàn)其優(yōu)勢(shì)。像其他....
Xilinx FPGA中設(shè)計(jì)層次的各個(gè)定義
下面我們從下到上依次來(lái)看一下各個(gè)定義。
基于英特爾FPGA的全新解決方案
基于服務(wù)器的集中式架構(gòu)常常無(wú)法提供冗余故障點(diǎn)，從而推高成本和加重維護(hù)負(fù)擔(dān)。同時(shí)，大型服務(wù)器往往會(huì)占據(jù)....
?FPGA便捷開(kāi)發(fā)-TCL商店（開(kāi)源）
傳統(tǒng)的FPGA開(kāi)發(fā)都是通過(guò)GUI界面進(jìn)行相關(guān)的“按鈕”式操作，Vivado則在引入Tcl解釋器后，可....
FPGA中HP/HR/HD Bank的應(yīng)用
在開(kāi)發(fā)FPGA綁定管腳時(shí)，經(jīng)常會(huì)看到HP Bank、HR Bank和HD Bank，它們分別是什么意....
Xilinx FFT IP介紹與仿真測(cè)試
Xilinx快速傅立葉變換（FFT IP）內(nèi)核實(shí)現(xiàn)了Cooley-Tukey FFT算法，這是一種計(jì)....
Wi-Fi標(biāo)準(zhǔn)簡(jiǎn)介：Wi-Fi 6和Wi-Fi 7
Wi-Fi 6 是 IEEE 802.11ax 的公開(kāi)名稱。Wi-Fi 6 于 2021 年初獲得全....
如何在工程的XDC文件里加入GT位置約束
等該例子工程跑完綜合，實(shí)現(xiàn)，并產(chǎn)生bit文件之后，請(qǐng)將PDI文件加載到你的VPK120里面：
關(guān)于指數(shù)對(duì)比度增強(qiáng)FPGA實(shí)現(xiàn)
對(duì)比度增強(qiáng)是個(gè)廣泛的話題，前文中關(guān)于直方圖均衡的方法，其實(shí)就是一種對(duì)比度增強(qiáng)。而對(duì)比度增強(qiáng)，就是提高....
基于軟件的Vitis AI 2.0加速解決方案
Vitis AI 2.0 全面發(fā)布！作為賽靈思 FPGA 和自適應(yīng) SoC 上最綜合全面的基于軟件的....
FPGA工程師如何提升自己的算法能力
作為一名FPGA工程師，我們的任務(wù)就是把某些特定的邏輯行為雕刻到FPGA芯片上，通過(guò)設(shè)計(jì)邏輯電路達(dá)到....
工商網(wǎng)監(jiān)