關(guān)于FPGA中鎖存器的生成：if語句和case語句的完整性影響
鎖存器（Latch）是數(shù)字邏輯電路中很重要的一種基本電路，常見的鎖存器包括三個端口：數(shù)據(jù)輸入口、數(shù)據(jù)....
如何實現(xiàn)FPGA的可重復(fù)性設(shè)計
HDL 設(shè)計 ? ? ? ? 具有非常高的資源利用率和頻率要求的設(shè)計要獲得可重復(fù)的結(jié)果是一件最具挑戰(zhàn)....
FPGA的八種用途
FPGA由可配置邏輯塊（CLB）與可編程互連相結(jié)合的網(wǎng)格構(gòu)成。制造完成后，F(xiàn)PGA還可以重新編程，以....
芯片行業(yè)之淺談FPGA芯片
FPGA 是數(shù)字芯片的一類分支，與CPU、GPU等功能固定芯片不同的是， FPGA 制造完成后可根據(jù)....
FPGA還是GPU？AI主芯片將如何選擇
盡管模仿人類思想和想法的軟件算法是人工智能的基礎(chǔ)，但硬件也是一個重要組成部分，這就是現(xiàn)場可編程門陣列....
FPGA在通訊中的應(yīng)用
FPGA 中文名：現(xiàn)場可編程邏輯門陣列 應(yīng)用非常廣泛，今天主要介紹他在通訊中的應(yīng)用，通信領(lǐng)域里，由于....
FPGA之異構(gòu)計算
對于一個開發(fā)人員，可能聽說過FPGA，甚至在大學課程設(shè)計中，可能拿FPGA做過計算機體系架構(gòu)相關(guān)的驗....
中國FPGA芯片技術(shù)解析
FPGA可用于處理多元計算密集型任務(wù)，依托流水線并行結(jié)構(gòu)體系，F(xiàn)PGA相對GPU、CPU在計算結(jié)果返....
串行 RapidIO: 高性能嵌入式互連技術(shù)
RapidIO 與傳統(tǒng)嵌入互連方式的比較 ????隨著高性能嵌入式系統(tǒng)的不斷發(fā)展，芯片間及板間互連對....
FPGA！國內(nèi)哪些公司比較牛？
國產(chǎn)FPGA市場格局及進展 摘要：FPGA作為通信、航天、軍工等領(lǐng)域的關(guān)鍵核心器件，是保障國家戰(zhàn)略安....
FPGA——HLS簡介
HLS ?(high-level synthesis)稱為高級綜合, 它的主要功能是用 C/C++為....
至芯科技12年不忘初心、再度起航2月11日北京中心FPGA工程師就業(yè)班開課、線上線下多維教學、歡迎咨詢！
點擊上方 藍字 關(guān)注我們 背景： 行業(yè)迅速崛起，但人才缺口大 近幾年，在FPGA的需求持續(xù)走高時，F(xiàn)....
FPGA工程師需要掌握的技能
1.? ? ?需求核對階段 1）良好的溝通技能：需要與需求方核對需要的功能及性能，態(tài)度很重要，謙遜專....
FPGA優(yōu)缺點，學習FPGA的優(yōu)勢在哪里？
FPGA 優(yōu)點： 設(shè)計周期短，靈活。 適合用于小批量系統(tǒng)，提高系統(tǒng)的可靠性和集成度。 FPGA前景：....
淺析FPGA的應(yīng)用領(lǐng)域
FPGA 最初的應(yīng)用領(lǐng)域也是傳統(tǒng)的應(yīng)用領(lǐng)域，通信領(lǐng)域，但隨著信息產(chǎn)業(yè)以及微電子計數(shù)發(fā)展，F(xiàn)PGA的應(yīng)....
掌握Verilog FPGA設(shè)計和驗證方法是AI時代系統(tǒng)設(shè)計師的生命線
? ?在人工智能時代，AI的算法不斷推陳出新，對于硬件的算力和靈活度要求很高。FPGA的靈活性剛好符....
FPGA到底是什么？，F(xiàn)PGA工程師核心競爭力是什么？
Intel和AMD都斥巨資收購了領(lǐng)先的 FPGA 公司。撇開相對較小的嵌入式計算和通信/互聯(lián)網(wǎng)市場，....
PCI總線地址空間與系統(tǒng)地址空間的關(guān)系
1、PCI地址空間 PCI總線具有32位數(shù)據(jù)/地址復(fù)用總線，所以其存儲地址空間為2的32次方=4GB....
verilog的時鐘分頻與時鐘使能
時鐘使能電路是同步設(shè)計的基本電路，在很多設(shè)計中，雖然內(nèi)部不同模塊的處理速度不同，但由于這些時鐘是同源....
校招FPGA筆試講解
1.對于同步fifo，每100個cycle可以寫入80個數(shù)據(jù)，每10個cycle可以讀出8個數(shù)據(jù)，f....
FPGA學習-IO延遲的約束方法
為了對設(shè)計外部的時序情況進行精確建模，設(shè)計者必須設(shè)定輸入和輸出端口的時序信息。Vivado只能識別出....
FIR濾波器和IIR濾波器的區(qū)別與聯(lián)系
1.根據(jù)沖激響應(yīng)的不同，將數(shù)字濾波器分為有限沖激響應(yīng)（FIR）濾波器和無限沖激響應(yīng)（IIR）濾波器。....
Vivado使用技巧-支持的Verilog語法
復(fù)雜的電路設(shè)計通常使用自頂向下的設(shè)計方法，設(shè)計過程中的不同階段需要不同的設(shè)計規(guī)格。比如架構(gòu)設(shè)計階段，....
Vivado使用技巧-HDL編寫
在 Vivado 中進行HDL代碼設(shè)計，不僅需要描述數(shù)字邏輯電路中的常用功能，還要考慮如何發(fā)揮Xil....
Xilinx FPGA中的基礎(chǔ)邏輯單元
Xilinx FPGA的組成部分 本文是以Xilinx Kintex UltraScale+ 系列為....
FPGA上電時序加載過程詳解
目前，大多數(shù) FPGA 芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失，因....
FPGA基礎(chǔ)資源之IOB的應(yīng)用
FPGA基礎(chǔ)資源之IOB的應(yīng)用 1.應(yīng)用背景 在我們做時序約束時，有時候需要對FPGA驅(qū)動的外圍器件....
基于LVDS差分接口之IOSERDES的高速串行通信
項目涉及5片F(xiàn)PGA之間的多機通信，1片主FPGA，4片從FPGA，5片F(xiàn)PGA采用星形連接的拓撲結(jié)....
基于LVDS差分接口之IOSERDES的高速串行通信
項目涉及5片F(xiàn)PGA之間的多機通信，1片主FPGA，4片從FPGA，5片F(xiàn)PGA采用星形連接的拓撲結(jié)....
FPGA學習-DDR3
一、DDR3簡介 ? ? ? ? DDR3全稱double-data-rate 3 synchron....
工商網(wǎng)監(jiān)