一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設(shè)計(jì)論壇

      文章：440 被閱讀：124.7w 粉絲數(shù)：68 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：24

      廣告

      如何檢測集成電路的好壞

      一、不在路檢測 這種方法是在ｉｃ未焊入電路時(shí)進(jìn)行的，一般情況下可用測量各引腳對應(yīng)于接地引腳之間的正、....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:47 ?3829次閱讀

      EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)的幾個(gè)特點(diǎn)

      EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)： 1. 軟件硬化，硬件軟化 軟件硬化是指所有的軟件設(shè)計(jì)最....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:19 ?12844次閱讀

      System Verilog與verilog的對比

      SystemVerilog語言簡介 SystemVerilog是一種硬件描述和驗(yàn)證語言（HDVL），....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:12 ?3881次閱讀

      采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程

      當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 10:38 ?4200次閱讀
      采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程

      介紹3種方法跨時(shí)鐘域處理方法

      跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題，而如何處理好跨時(shí)鐘域間的數(shù)據(jù)，可以說是每個(gè)FPGA初學(xué)者....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-18 11:33 ?22600次閱讀
      介紹3種方法跨時(shí)鐘域處理方法

      FPGA中同步異步時(shí)鐘域信號的處理

      最常用的約束有IO管腳位置約束和電平幅度約束，這個(gè)很好理解。另外，就是對時(shí)鐘網(wǎng)絡(luò)約束。這個(gè)是很重要的....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-13 09:29 ?6870次閱讀

      你們知道FIFO最小深度計(jì)算嗎

      FIFO 最小深度計(jì)算 例子 - 1：f_wr 》 f_rd，連續(xù)讀寫 寫時(shí)鐘80MHz。 讀時(shí)鐘5....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-10 09:23 ?2189次閱讀
      你們知道FIFO最小深度計(jì)算嗎

      在FPGA設(shè)計(jì)中FIFO的使用技巧

      FIFO是在FPGA設(shè)計(jì)中使用的非常頻繁，也是影響FPGA設(shè)計(jì)代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-09 11:15 ?7213次閱讀

      FPGA中ROM與RAM相關(guān)知識匯總

      一、基本概念 最熟悉的兩個(gè)詞語應(yīng)該是RAM與ROM，RAM（Random Access Memory....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-08 11:12 ?8466次閱讀

      FPGA芯片配置分類及配置方式

      廣義的來說，F(xiàn)PGA的配置包括直接使用下載電纜對FPGA器件進(jìn)行編程、對外部EEPROM和FLASH....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-06 09:41 ?6902次閱讀

      FPGA的硬件架構(gòu)和工作原理

      一、FPGA的硬件架構(gòu)和工作原理 1.1早期的PROM技術(shù)實(shí)現(xiàn) 在上世紀(jì)60年代以后，小規(guī)模集成電路....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 08-10 16:41 ?5425次閱讀
      FPGA的硬件架構(gòu)和工作原理

      VHDL與Verilog硬件描述語言如何用TestBench來進(jìn)行仿真

      VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍，無論是哪種語言，仿真都是必不可....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 08-04 14:16 ?4065次閱讀

      異步FIFO用格雷碼的原因有哪些

      異步FIFO通過比較讀寫地址進(jìn)行滿空判斷，但是讀寫地址屬于不同的時(shí)鐘域，所以在比較之前需要先將讀寫地....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 08-04 14:05 ?4630次閱讀

      FPGA設(shè)計(jì)中的電源管理

      過去，F(xiàn)PGA設(shè)計(jì)者主要關(guān)心時(shí)序和面積使用率問題。但隨著FPGA不斷取代ASSP和ASIC器件，設(shè)計(jì)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 07-28 10:39 ?5878次閱讀

      簡述低功耗FPGA設(shè)計(jì)技術(shù)

      芯片對功耗的苛刻要求源于產(chǎn)品對功耗的要求。集成電路的迅速發(fā)展以及人們對消費(fèi)類電子產(chǎn)品的需求日新月異，....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 07-28 10:30 ?4826次閱讀

      基于SDRAM控制器軟核的Verilog設(shè)計(jì)

      目前，在很多通信芯片及系統(tǒng)的開發(fā)中，常常需要用到存儲容量大、讀寫速度高的存儲器。在各種隨機(jī)存儲器件中....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 06-30 09:16 ?2870次閱讀
      基于SDRAM控制器軟核的Verilog設(shè)計(jì)

      怎樣去設(shè)計(jì)一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？

      本文研究的是基于FPGA的以太網(wǎng)的MAC層數(shù)據(jù)處理，目的是能廣泛應(yīng)用于多種嵌入式網(wǎng)絡(luò)設(shè)備的前端設(shè)計(jì)，....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 06-26 12:47 ?4596次閱讀
      怎樣去設(shè)計(jì)一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？

      ARM、DSP、FPGA它們有什么區(qū)別？

      ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 06-25 17:08 ?6059次閱讀

      怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡化AFE濾波呢

      傳統(tǒng)的工業(yè)數(shù)據(jù)采集設(shè)計(jì)通常需要對模數(shù)轉(zhuǎn)換器 （ADC） 之前的模擬前端 （AFE） 進(jìn)行復(fù)雜的濾波處....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 06-22 09:54 ?3229次閱讀
      怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡化AFE濾波呢

      PCI總線如何與中斷控制器的信號相連？

      PCI總線使用INTA#、INTB#、INTC#和INTD#信號向處理器發(fā)出中斷請求。
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 06-21 16:10 ?1995次閱讀