用邏輯筆測(cè)量信號(hào)的邏輯狀態(tài)屬于？? 信號(hào)的邏輯狀態(tài)是指該信號(hào)所表達(dá)的信息在邏輯上的真假性質(zhì)，即1或0的狀態(tài)。在數(shù)字電路設(shè)計(jì)中，邏輯狀態(tài)是非常重要的概念，因?yàn)橹挥姓_地確定信號(hào)的邏輯狀態(tài)，才能正確地
2023-09-19 17:16:11
110 時(shí)序邏輯電路的特點(diǎn)是輸出信號(hào)不僅與電路的輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)。
2023-09-17 16:22:32836 
邏輯綜合是將RTL描述的電路轉(zhuǎn)換成門(mén)級(jí)描述的電路，將HDL語(yǔ)言描述的電路轉(zhuǎn)換為性能、面積和時(shí)序等因素約束下的門(mén)級(jí)電路網(wǎng)表。
2023-09-15 15:22:52442 
芯片設(shè)計(jì)是現(xiàn)代電子設(shè)備的重要組成部分，其中組合邏輯和時(shí)序邏輯是芯片設(shè)計(jì)中非常重要的概念。組合邏輯和時(shí)序邏輯的設(shè)計(jì)對(duì)于構(gòu)建復(fù)雜的電路系統(tǒng)至關(guān)重要。
2023-08-30 09:32:15511 邏輯綜合是電子設(shè)計(jì)自動(dòng)化（EDA）中的一個(gè)重要步驟，用于將高級(jí)語(yǔ)言或硬件描述語(yǔ)言（HDL）表示的電路描述轉(zhuǎn)換為門(mén)級(jí)電路的過(guò)程。
2023-06-19 17:06:011121 例題：利用74LS138實(shí)現(xiàn)邏輯函數(shù)式Y(jié)的邏輯功能。
2023-03-23 14:38:048270 
時(shí)序邏輯的代碼一般有兩種： 同步復(fù)位的時(shí)序邏輯和異步復(fù)位的時(shí)序邏輯。在同步復(fù)位的時(shí)序邏輯中復(fù)位不是立即有效，而在時(shí)鐘上升沿時(shí)復(fù)位才有效。 其代碼結(jié)構(gòu)如下：
2023-03-21 10:47:07238 數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路。時(shí)序邏輯電路是由組合邏輯電路和時(shí)序邏輯器件構(gòu)成（觸發(fā)器），即數(shù)字邏輯電路是由組合邏輯和時(shí)序邏輯器件構(gòu)成。
2023-03-21 09:49:49258 本文通過(guò)具體題目來(lái)總結(jié)邏輯函數(shù)的化簡(jiǎn)方法。
2022-12-30 14:07:554085 組合邏輯描述了門(mén)級(jí)電路，其中邏輯塊的輸出直接反映到該塊的輸入值的組合，例如，雙輸入AND門(mén)的輸出是兩個(gè)輸入的邏輯與。
2022-12-29 11:07:45544 ，邏輯探頭是檢查低速邏輯電路功能的簡(jiǎn)單選擇，因?yàn)樗鼰o(wú)需調(diào)整或校準(zhǔn)即可提供邏輯狀態(tài)的實(shí)時(shí)視覺(jué)指示。本文中描述的邏輯探頭設(shè)計(jì)使用常見(jiàn)且廉價(jià)的 IC，包括流行的 NE555 定時(shí)器和 LM393 低壓比較器 IC。在撰寫(xiě)本文時(shí)，這兩種 I
2022-12-27 15:31:41
0 數(shù)字門(mén)級(jí)電路可分為兩大類：組合邏輯和時(shí)序邏輯。鎖存器是組合邏輯和時(shí)序邏輯的一個(gè)交叉點(diǎn)，在后面會(huì)作為單獨(dú)的主題處理。
2022-12-21 09:18:32393 數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類：一類叫做組合邏輯電路，簡(jiǎn)稱組合電路或組合邏輯;另一類叫做時(shí)序邏輯電路，簡(jiǎn)稱時(shí)序電路或時(shí)序邏輯。
2022-12-01 09:04:04336 通?？梢杂迷韴D或硬件描述語(yǔ)言來(lái)設(shè)計(jì)EPLD器件的邏輯功能。原理圖描述非常直觀，直接用電路器件來(lái)描述電路功能，缺點(diǎn)是不夠簡(jiǎn)潔。常用的硬件描述語(yǔ)言有Verilog、VHDL語(yǔ)言等。硬件描述語(yǔ)言可以精確地實(shí)現(xiàn)電路的邏輯功能
2022-08-18 11:04:16856 表示邏輯函數(shù)的方法有真值表、邏輯函數(shù)表達(dá)式、邏輯圖和卡諾圖。
2022-08-12 17:33:4123712 
沒(méi)有任何寄存器邏輯，RTL設(shè)計(jì)是不完整的。RTL是寄存器傳輸級(jí)或邏輯，用于描述依賴于當(dāng)前輸入和過(guò)去輸出的數(shù)字邏輯。
2022-03-15 11:06:032368 成一條條因果邏輯，即條件和動(dòng)作。當(dāng)條件滿足時(shí)執(zhí)行動(dòng)作。實(shí)現(xiàn)業(yè)務(wù)邏輯時(shí)只需要將條件和動(dòng)作對(duì)應(yīng)實(shí)現(xiàn)。特點(diǎn)1.將條件和動(dòng)作關(guān)聯(lián)起來(lái)管理，區(qū)別于一般的事件驅(qū)動(dòng)。2.使用void指針，條件函數(shù)和動(dòng)作函數(shù)都可以有參數(shù)。3.例子里使用數(shù)組實(shí)現(xiàn)命令表，適合MCU，也可以使用鏈表。代碼接口/*cmd.h*
2021-12-20 18:53:5011 了解半加器、全加器的邏輯功能及三變量表決電路的邏輯功能。實(shí)驗(yàn)儀器設(shè)備1． 數(shù)字集成電路實(shí)驗(yàn)板 1塊2． 直流穩(wěn)壓電源 1A，5V 1臺(tái)3． 函數(shù)信號(hào)發(fā)生器 1臺(tái)4． 示波器 1臺(tái)5． 附加集成器件雙
2008-09-25 17:28:34
上篇文章我們講解了與邏輯， 緩沖器和非門(mén)只差一個(gè)圈嗎？ 而與之對(duì)應(yīng)的就是或邏輯，在數(shù)字電路中與、或、非為三大基礎(chǔ)邏輯門(mén)電路，其后續(xù)的與非、或非、同或、異或，都是建立在基礎(chǔ)邏輯門(mén)電路的基礎(chǔ)上邊。 那么
2021-10-29 11:09:437163 
模糊非單調(diào)描述邏輯f-SHOIQN綜述
2021-06-22 14:42:4315 在邏輯電路中，如果輸入變量A、B、C……的取值確定后，輸出變量Y的值也被唯一確定了，那么就稱Y是A、B、C……的邏輯函數(shù)。
2021-01-31 10:43:0712754 
本文檔的主要內(nèi)容詳細(xì)介紹的是數(shù)字邏輯基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載包括了：1.數(shù)制和碼制，2.基本邏輯代數(shù)運(yùn)算，3.邏輯代數(shù)的數(shù)學(xué)描述，4.邏輯函數(shù)的化簡(jiǎn)，5.邏輯函數(shù)描述方法及轉(zhuǎn)換
2020-10-20 14:41:279 邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定的輸出信號(hào)僅僅取決于該時(shí)刻的輸入信號(hào)，而與過(guò)去的輸入信號(hào)無(wú)關(guān)，即與輸入信號(hào)作用前的狀態(tài)無(wú)關(guān)，這樣的電路稱為組合邏輯電路。
2020-08-08 10:40:004638 
就是應(yīng)用邏輯代數(shù)以邏輯組合的方法和形式設(shè)計(jì)程序。邏輯法的理論基礎(chǔ)是邏輯函數(shù)，邏輯函數(shù)就是邏輯運(yùn)算與、或、非的邏輯組合。
2020-06-04 11:49:493816 組合邏輯設(shè)計(jì)法適合于設(shè)計(jì)開(kāi)關(guān)量控制程序，它是對(duì)控制任務(wù)進(jìn)行邏輯分析和綜合，將元件的通、斷電狀態(tài)視為以觸點(diǎn)通、斷狀態(tài)為邏輯變量的邏輯函數(shù)，對(duì)經(jīng)過(guò)化簡(jiǎn)的邏輯函數(shù)，利用PLC邏輯指令可順利地設(shè)計(jì)出滿足要求且較為簡(jiǎn)練的程序。這種方法設(shè)計(jì)思路清晰，所編寫(xiě)的程序易于優(yōu)化。
2020-05-22 08:49:003583 Verilog HDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
2019-11-28 07:02:002475 邏輯或門(mén)是一種數(shù)字邏輯電路，僅當(dāng)其一個(gè)或多個(gè)輸入為高電平時(shí)，其輸出變?yōu)楦唠娖街?b style="color: red">邏輯電平因此邏輯“或”門(mén)可以正確地描述為“包含OR門(mén)”，因?yàn)楫?dāng)兩個(gè)輸入都為真（HIGH）時(shí)輸出為真。然后我們可以將2輸入邏輯或門(mén)的操作定義為。
2019-06-26 14:45:1216208 
邏輯NOT函數(shù)輸出在其單個(gè)輸入為false時(shí)為true，在單個(gè)輸入為true時(shí)為false邏輯NOT函數(shù)僅為單個(gè)輸入反相器將邏輯電平“1”的輸入改變?yōu)?b style="color: red">邏輯電平“0”的輸出，反之亦然。
2019-06-23 05:48:007846 
開(kāi)始時(shí)：有復(fù)雜的邏輯關(guān)系，是我們初學(xué)者剛剛接觸的數(shù)電方面的基礎(chǔ)應(yīng)用，設(shè)計(jì)一個(gè)基礎(chǔ)的TTL邏輯，根據(jù)真值表-----卡諾圖-----簡(jiǎn)歷函數(shù)式邏輯表達(dá)式，舉個(gè)例子：X=AB+CD+BD+BC+AD+AC，需要很多的基礎(chǔ)邏輯單元，但是如果利用異或關(guān)系。
2019-03-08 14:45:245933 本文檔的主要內(nèi)容詳細(xì)介紹的是數(shù)字電路教程課件之邏輯代數(shù)基礎(chǔ)主要內(nèi)容包括了：一 概述，二 邏輯代數(shù)中的三種基本運(yùn)算，三 邏輯代數(shù)的基本公式和常用公式，四 邏輯函數(shù)及其表示方法，五 邏輯函數(shù)的化簡(jiǎn)方法，六 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)。
2018-12-28 08:00:0013 LUT如何如何構(gòu)成邏輯函數(shù)；2個(gè)LUT通過(guò)互連可以構(gòu)成7bit輸入，單bit輸出的邏輯。實(shí)現(xiàn)方式為兩個(gè)LUT的輸入信號(hào)A1,A2,A3,A4,A5,A6接到一起，輸出信號(hào)經(jīng)過(guò)選擇器選擇輸出，選擇器的選擇信號(hào)也是邏輯函數(shù)的一個(gè)輸入信號(hào)。
2018-10-26 14:31:079830 啟動(dòng)Multisim 以后，計(jì)算機(jī)屏幕上將出現(xiàn)如圖1.2-1所示的用戶界面。這時(shí)電路圖設(shè)計(jì)窗口是空白的。在右側(cè)的儀表工具欄中找到“Logic Converter”（邏輯轉(zhuǎn)換器）按鈕 ，單擊此按鈕后
2018-10-23 11:37:5328 本文檔的主要內(nèi)容詳細(xì)加速度是數(shù)字電子技術(shù)教程之邏輯代數(shù)基礎(chǔ)的詳細(xì)資料概述包括了：概述2 .邏輯代數(shù)中的三種基本運(yùn)算3. 邏輯代數(shù)的基本公式和常用公式 4. 邏輯函數(shù)及其表示方法5 .邏輯函數(shù)的化簡(jiǎn)方法6 .具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
2018-10-17 08:00:0013 一個(gè)二進(jìn)制函數(shù)的輸出，可以用其輸人函數(shù)的最小項(xiàng)之和來(lái)實(shí)現(xiàn)。因此，任一函數(shù)的輸出就可以用圖1所 示的積或兩級(jí)邏輯電路來(lái)實(shí)現(xiàn)。這種方法同樣適用于多輸出的情況，而每個(gè)輸出是由其自己的積項(xiàng)和來(lái)形 成，如圖2所示為多輸出積或兩級(jí)邏輯電路。
2018-06-21 14:39:005720 
分析時(shí)序邏輯電路也就是找出該時(shí)序邏輯電路的邏輯功能，即找出時(shí)序邏輯電路的狀態(tài)和輸出變量在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律。上面講過(guò)的時(shí)序邏輯電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程就全面地描述了時(shí)序邏輯電路的邏輯功能。
2018-01-30 18:55:32120321 
基于描述邏輯的本體的保守?cái)U(kuò)充理論、模塊抽取理論、通用模塊構(gòu)建理論及其相關(guān)算法是本體工程中本體構(gòu)建、本體融合及重構(gòu)的核心理論與工具．國(guó)際上該領(lǐng)域已有Lutz等人使用形式構(gòu)模方法證明了ALC的保守?cái)U(kuò)充
2018-01-02 17:53:260 以往的粗糙描述邏輯（RDL）都是基于傳統(tǒng)的粗糙集理論。實(shí)際上，經(jīng)常會(huì)出現(xiàn)用形式概念表示一個(gè)概念的情況，此時(shí)一個(gè)自然的問(wèn)題就是如何處理可能出現(xiàn)的不確定概念。把形式概念分析與粗糙集理論聯(lián)系起來(lái)做為
2017-11-30 11:47:030 邏輯門(mén)是邏輯電路的基本組成部分，可以由晶體管來(lái)構(gòu)成，邏輯門(mén)大致可以分為基本門(mén)、萬(wàn)用門(mén)和延伸門(mén)等三種，其中基本門(mén)又可以分為與門(mén)、或門(mén)和非門(mén)三種。邏輯門(mén)可以使信號(hào)的高低電平轉(zhuǎn)化為響應(yīng)的邏輯信號(hào)，從而實(shí)現(xiàn)邏輯運(yùn)算
2017-05-22 14:16:3853353 
包含無(wú)關(guān)項(xiàng)邏輯函數(shù)的固定極性轉(zhuǎn)換_汪迪生
2017-01-07 15:53:300 邏輯函數(shù)對(duì)稱變量檢測(cè)算法_厲曉華
2017-01-05 15:14:450 VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)，感興趣的小伙伴們可以瞧一瞧。
2016-11-10 14:20:3411 卡諾圖化簡(jiǎn)邏輯函數(shù)_邏輯代數(shù)基礎(chǔ)課件內(nèi)容.ppt。
2015-10-29 16:51:393 電子發(fā)燒友網(wǎng)站提供《經(jīng)典教材-VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)(第三版).txt》資料免費(fèi)下載
2014-08-27 11:41:0919 針對(duì)現(xiàn)實(shí)生活中信息的時(shí)間性和模糊性，在模糊描述邏輯和時(shí)態(tài)邏輯的基礎(chǔ)上，提出了一種模糊時(shí)態(tài)描述邏輯FTDL，并給出了其語(yǔ)法和語(yǔ)義的相關(guān)說(shuō)明。與模糊描述邏輯FALC相比，F(xiàn)TDL的提
2013-09-16 14:01:3116 對(duì)數(shù)字電路設(shè)計(jì)中的重要環(huán)節(jié)--邏輯函數(shù)式的處理進(jìn)行了解析。分邏輯函數(shù)式的化簡(jiǎn)、檢查、變換3個(gè)方面作了詳細(xì)探討，且對(duì)每個(gè)方面給出了相應(yīng)的見(jiàn)解，即對(duì)邏輯函數(shù)式的化簡(jiǎn)方面提
2012-09-12 16:44:4640 給出了由邏輯函數(shù)表達(dá)式直接做降維卡諾圖、用降維卡諾圖化簡(jiǎn)邏輯函數(shù)的具體步驟和方法,并分析了在設(shè)計(jì)組合邏輯電路中,用降維卡諾圖的方法去構(gòu)造相對(duì)應(yīng)的邏輯函數(shù),從而實(shí)現(xiàn)其邏
2012-04-18 15:27:4344 標(biāo)準(zhǔn)形式邏輯函數(shù)
2010-09-19 11:21:522349 在數(shù)學(xué)上，我們有三種描述函數(shù)的方法：公式、表格和圖形。同樣，我們有三種描述觸發(fā)器邏輯功能的方法，一是特性方程，二是特性表，三是狀態(tài)轉(zhuǎn)換圖【圖4.3.1，4.3.2， 4.3.
2010-08-02 11:35:162765 
邏輯代數(shù)知識(shí)
學(xué)習(xí)要點(diǎn)： 邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡(jiǎn) • 基本邏輯門(mén)電路的邏輯功能
導(dǎo)言：日常生活中使
2010-05-27 16:00:07179 邏輯代數(shù)和函數(shù)化簡(jiǎn)
2.1 基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算2.2 邏輯函數(shù)及其描述2.3 邏輯代數(shù)的運(yùn)算法則2.4 邏輯函數(shù)表達(dá)式的形式及其變換2.5 邏輯函數(shù)的
2010-05-26 16:54:1151 邏輯代數(shù)的化簡(jiǎn)算法
觀察函數(shù)
1.該函數(shù)有四個(gè)邏輯變量，可表示成
Y=f(A、B、C、D)
2
2010-05-25 18:10:457682 
采用表格法化簡(jiǎn)邏輯函數(shù)技術(shù)
1、概述
在設(shè)計(jì)邏輯電路圖時(shí)，由真值表直接得到的函數(shù)往往比較復(fù)雜。代數(shù)法和卡諾圖法等方法對(duì)于變
2010-05-25 17:51:171883 數(shù)字邏輯電路教學(xué)中的C語(yǔ)言描述和應(yīng)用
摘要：為了改進(jìn)數(shù)字邏輯電路教學(xué)方法以適應(yīng)電子技術(shù)迅猛發(fā)展的需要，我們探索和實(shí)踐了數(shù)字邏輯電路教
2010-05-24 15:40:521752 
邏輯運(yùn)算,什么是邏輯運(yùn)算 計(jì)算機(jī)中除了進(jìn)行加、減、乘、除等基本算術(shù)運(yùn)算外，還可對(duì)兩個(gè)或一個(gè)邏輯數(shù)進(jìn)行邏輯運(yùn)算。所謂邏輯數(shù)，是指不帶符號(hào)的二進(jìn)制
2010-04-13 10:48:3829945 邏輯加密卡,邏輯加密卡是什么意思
邏輯加密存儲(chǔ)卡(Smart Card With Security Logic)主要是由EEPROM存儲(chǔ)單元陣列和密碼控制邏輯單元所構(gòu)成。
2010-04-02 13:35:454633 邏輯函數(shù)的公式化簡(jiǎn)法
一、最簡(jiǎn)標(biāo)準(zhǔn)邏輯函數(shù)式中，包含的或運(yùn)算的項(xiàng)最少；每一項(xiàng)中包含與運(yùn)算的因子最少，二、常用的
2010-02-28 19:03:148401 
VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì):本書(shū)系統(tǒng)地介紹了一種硬件描述語(yǔ)言，即VHDL語(yǔ)言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化，也是邁
2010-02-06 16:55:22356 與邏輯
邏輯函數(shù)表達(dá)式表示為F＝A·B
與門(mén)電路
2009-09-24 10:15:489121 
數(shù)字邏輯課件
概要:
第一章 數(shù)制與編碼
第二章 邏輯代數(shù)與邏輯函數(shù)
第三章 集成邏輯部件
第四章 組合邏輯電路
2009-09-01 09:18:08144 邏輯代數(shù)與邏輯函數(shù):本章主要討論分析和設(shè)計(jì)數(shù)字邏輯功能的數(shù)學(xué)。首先介紹邏輯代數(shù)中的基本運(yùn)算、基本公式， 常用定理和重要規(guī)則； 然后講述邏輯函數(shù)的形式與轉(zhuǎn)換； 最后介
2009-09-01 09:11:4047 同步時(shí)序邏輯電路:本章系統(tǒng)的講授同步時(shí)序邏輯電路的工作原理、分析方法和設(shè)計(jì)方法。從同步時(shí)序邏輯電路模型與描述方法開(kāi)始，介紹同步時(shí)序邏輯電路的分析步驟和方法。然后
2009-09-01 09:06:2771 組合邏輯電路電子教案:數(shù)字邏輯電路可分為兩大類： 一類叫組合邏輯電路；另一類叫時(shí)序邏輯電路。本章首先介紹組合邏輯電路的共同特點(diǎn)和描述方法，然后重點(diǎn)介紹組合邏輯電
2009-09-01 08:58:2986 邏輯代數(shù)基礎(chǔ)及基本邏輯門(mén)電路:
2009-07-02 17:31:3252 2.1 概述2.2 邏輯函數(shù)及其表示法2.3 邏輯代數(shù)的基本定律和規(guī)則2.4 邏輯函數(shù)的公式化簡(jiǎn)法2.5 邏輯函數(shù)的卡諾圖化簡(jiǎn)法2.2 邏輯函數(shù)及其表示法2.
2009-06-27 09:44:0429 使用控制(UCON)是下一代訪問(wèn)控制模型，其核心模型包括授權(quán)模型、義務(wù)模型和條件模型。該文的目的是使用動(dòng)態(tài)描述邏輯DDL對(duì)UCON授權(quán)模型進(jìn)行邏輯表述，對(duì)授權(quán)過(guò)程中的各個(gè)決定要
2009-04-14 09:58:3811 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
由前面的學(xué)習(xí)得知，利用代數(shù)法可以使邏輯函數(shù)變成較簡(jiǎn)單的形式。但要求熟練掌握邏輯代數(shù)的基本定律，而且需要一些技巧，特別是經(jīng)化
2009-04-07 10:11:3033523 
組合邏輯電路的分析與設(shè)計(jì)-邏輯代數(shù)
在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路稱為組合邏輯電路。
2009-04-07 10:07:572503 
二值數(shù)字邏輯和邏輯電平
二進(jìn)制數(shù)正好是利用二值數(shù)字邏輯中的０和１來(lái)表示的。二值數(shù)字邏輯是Binary Digital Logic的譯稱。 與模擬信
2009-04-06 23:37:103163 
第五講 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.5 邏輯函數(shù)的卡諾圖化簡(jiǎn)法2. 5. 1 最小項(xiàng)與卡諾圖一、最小項(xiàng)的定義和性質(zhì)1．最小項(xiàng)的定
2009-03-30 16:03:475545 
第四講 邏輯函數(shù)的公式化簡(jiǎn)法
2 . 4 . 1 化簡(jiǎn)的意義與標(biāo)準(zhǔn)一、化簡(jiǎn)邏輯函數(shù)的意義二、邏輯函數(shù)式的幾種常見(jiàn)形式和變換三、邏
2009-03-30 16:03:024833 
第二講 邏輯代數(shù)基礎(chǔ)2.1 概述2.2邏輯函數(shù)及其表示法2 . 2 . 1 基本邏輯函數(shù)及運(yùn)算一、與邏輯二、或邏輯三、邏輯非2.2.2 幾種導(dǎo)出的邏輯運(yùn)
2009-03-30 16:00:23943 
集成邏輯門(mén)電路邏輯功能的測(cè)試
一、實(shí)驗(yàn)?zāi)康?
2009-03-28 09:49:4411893 
數(shù)字邏輯電路的內(nèi)容：數(shù)制與編碼，，邏輯代數(shù)和邏輯函數(shù)，集成邏輯門(mén)，組合邏輯電路，中規(guī)模集成組
2008-09-06 01:54:2622 matlab邏輯函數(shù)
all :向量中是否所有分量均非零 any :是否有元素非零 exist :指定變量或文件是否存在 find :返回矩陣中非零元素的索引
2008-06-18 14:46:231329 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2008-01-21 14:06:4748
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論