邏輯門(mén)是邏輯電路的基本組成部分，可以由晶體管來(lái)構(gòu)成，邏輯門(mén)大致可以分為基本門(mén)、萬(wàn)用門(mén)和延伸門(mén)等三種，其中基本門(mén)又可以分為與門(mén)、或門(mén)和非門(mén)三種。邏輯門(mén)可以使信號(hào)的高低電平轉(zhuǎn)化為響應(yīng)的邏輯信號(hào)，從而實(shí)現(xiàn)邏輯運(yùn)算。

　　邏輯門(mén)的簡(jiǎn)介

　　把若干個(gè)有源器件和無(wú)源器件及其連線(xiàn)，按照一定的功能要求，制作在一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱(chēng)為數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門(mén)。

　　集成電路比分立元件電路有許多顯著的優(yōu)點(diǎn)，如體積小、耗電省、重量輕、可靠性高等等，所以集成電路一出現(xiàn)就受到人們的極大重視并迅速得到廣泛應(yīng)用。數(shù)字集成電路的規(guī)模一般是根據(jù)門(mén)的數(shù)目來(lái)劃分的。小規(guī)模集成電路（SSI）約為10個(gè)門(mén)，中規(guī)模集成電路（MSI）約為100個(gè)門(mén)，大規(guī)模集成電路（LSI）約為1萬(wàn)個(gè)門(mén)，而超大規(guī)模集成電路（VLSI）則為1百萬(wàn)個(gè)門(mén)。

　　在本節(jié)中，將介紹小規(guī)模數(shù)字集成電路的基本知識(shí)，而不涉及集成電路的內(nèi)部電路。

　　集成電路邏輯門(mén)，按照其組成的有源器件的不同可分為兩大類(lèi)：一類(lèi)是雙極性晶體管邏輯門(mén)； 另一類(lèi)是單極性的絕緣柵場(chǎng)效應(yīng)管邏輯門(mén)。

　　雙極性晶體管邏輯門(mén)主要有TTL門(mén)（晶體管？？-晶體管邏輯門(mén)）、ECL門(mén)（射極耦合邏輯門(mén)）和I2L門(mén)（集成注入邏輯門(mén)）等。

　　單極性MOS門(mén)主要有PMOS門(mén)（P溝道增強(qiáng)型MOS管構(gòu)成的邏輯門(mén)）、NMOS門(mén)（N溝道增強(qiáng)型MOS管構(gòu)成的邏輯門(mén)）和CMOS門(mén)（利用PMOS管和NMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門(mén)電路，故又叫互補(bǔ)MOS門(mén)）。其中，使用最廣泛的是TTL集成電路和CMOS集成電路。每種集成電路又分為不同的系列，每個(gè)系列的數(shù)字集成電路都有不同的品種類(lèi)型，用不同的代碼表示，也就是器件型號(hào)的后幾位數(shù)碼。

　　例如：　　00：4路2輸入與非門(mén)　　02：4路2輸入或非門(mén)　　08：4路2輸入與門(mén)　　10：3路3輸入與非門(mén)　　20：雙路4輸入與非門(mén)　　27：3路3輸入或非門(mén)　　32：4路2輸入或門(mén)　　86：4路2輸入異或門(mén)邏輯門(mén)的主要參數(shù)

　　集成電路的性能參數(shù)主要包括：直流電源電壓、輸入 / 輸出邏輯電平、扇出系數(shù)、傳輸延時(shí)、功耗等。

　　1．直流電源電壓　

? ? ?　TTL集成電路的標(biāo)準(zhǔn)直流電源電壓為5V，最低4.5V，最高5.5V。CMOS集成電路的直流電源電壓可以在3~18V之間，74系列CMOS集成電路有5V和3.3V兩種。CMOS電路的一個(gè)優(yōu)點(diǎn)是電源電壓的允許范圍比TTL電路大，如5V CMOS電路當(dāng)其電源電壓在2~6V范圍內(nèi)時(shí)能正常工作，3.3V CMOS電路當(dāng)其電源電壓在2~3.6V范圍內(nèi)時(shí)能正常工作。

　　2．輸入 / 輸出邏輯電平

　　對(duì)一個(gè)TTL集成門(mén)電路來(lái)說(shuō)，它的輸出“高電平”，并不是理想的+5V電壓，其輸出“低電平”，也并不是理想的0V電壓。這主要是由于制造工藝上的公差，使得即使是同一型號(hào)的器件輸出電平也不可能完全一樣；另外，由于所帶負(fù)載及環(huán)境溫度等外部條件的不同，輸出電平也會(huì)有較大的差異。但是，這種差異應(yīng)該在一定的允許范圍之內(nèi)，否則就會(huì)無(wú)法正確標(biāo)識(shí)出邏輯值“1”和邏輯值“0”，從而造成錯(cuò)誤的邏輯操作。

　　3．傳輸延遲時(shí)間tpd

　　在集成門(mén)電路中，由于晶體管開(kāi)關(guān)時(shí)間的影響，使得輸出與輸入之間存在傳輸延遲。傳輸延時(shí)越短，工作速度越快，工作頻率越高。因此，傳輸延遲時(shí)間是衡量門(mén)電路工作速度的重要指標(biāo)。例如，在特定條件下，傳輸時(shí)間為10ns的邏輯電路要比20ns的電路快。

　　首先，在“邏輯”這個(gè)概念范疇內(nèi)，存在真和假這兩個(gè)邏輯值，而將其對(duì)應(yīng)到數(shù)字電路或C語(yǔ)言中，就變成了“非0值”和“0值”這兩個(gè)值，即邏輯上的“假”就是數(shù)字電路或C語(yǔ)言中的“0”這個(gè)值，而邏輯“真”就是其它一切“非0值”。

　　然后，我們來(lái)具體分析一下幾個(gè)主要的邏輯運(yùn)算符。我們假定有2個(gè)字節(jié)變量：A和B，二者進(jìn)行某種邏輯運(yùn)算后的結(jié)果為F。

　　以下邏輯運(yùn)算符都是按照變量整體值進(jìn)行運(yùn)算的，通常就叫做邏輯運(yùn)算符：

　　&&：邏輯與，F(xiàn) = A && B，當(dāng)A、B的值都為真（即非0值，下同）時(shí)，其運(yùn)算結(jié)果F為真（具體數(shù)值為1，下同）；當(dāng)A、B值任意一個(gè)為假（即0，下同）時(shí)，結(jié)果F為假（具體數(shù)值為0，下同）。

　　||：邏輯或，F(xiàn) = A || B，當(dāng)A、B值任意一個(gè)為真時(shí)，其運(yùn)算結(jié)果F為真；當(dāng)A、B值都為假時(shí)，結(jié)果F為假。

　??！ ：邏輯非，F(xiàn) = ！A，當(dāng)A值為假時(shí)，其運(yùn)算結(jié)果F為真；當(dāng)A值為真時(shí)，結(jié)果F為假。

　　以下邏輯運(yùn)算符都是按照變量?jī)?nèi)的每一個(gè)位來(lái)進(jìn)行運(yùn)算的，通常就叫做位運(yùn)算符：

　　& ：按位與，F(xiàn) = A & B，將A、B兩個(gè)字節(jié)中的每一位都進(jìn)行與運(yùn)算，再將得到的每一位結(jié)果組合為總結(jié)果F，例如A = 0b11001100，B = 0b11110000，則結(jié)果F就等于0b11000000。

　　| ：按位或，F(xiàn) = A | B，將A、B兩個(gè)字節(jié)中的每一位都進(jìn)行或運(yùn)算，再將得到的每一位結(jié)果組合為總結(jié)果F，例如A = 0b11001100，B = 0b11110000，則結(jié)果F就等于0b11111100。

　　~ ：按位取反，F(xiàn) = ~A，將A字節(jié)內(nèi)的每一位進(jìn)行非運(yùn)算（就是取反），再將得到的每一位結(jié)果組合為總結(jié)果F，例如，A = 0b11001100，則結(jié)果F就等于0b00110011；這個(gè)運(yùn)算符我們?cè)谇懊娴牧魉疅魧?shí)驗(yàn)里已經(jīng)用過(guò)了，現(xiàn)在再回頭看一眼，是不是清楚多了。

　　^ ：按位異或，異或的意思是，如果運(yùn)算雙方的值不同（即相異）則結(jié)果為真，雙方值相同則結(jié)果為假。在C語(yǔ)言里沒(méi)有按變量整體值進(jìn)行的異或運(yùn)算，所以我們僅以按位異或?yàn)槔現(xiàn) = A ^ B，A = 0b11001100，B = 0b11110000，則結(jié)果F就等于0b00111100。