因?yàn)镸icroZed是個(gè)低成本的開(kāi)發(fā)套件，所以在板子上除了給PS（33.3333 MHz）、DDR、SPI FLASH、microSD卡接口和USB提供時(shí)鐘信號(hào)外，并沒(méi)有為PL部分提供單獨(dú)的晶振。為了讓PL部分正常工作，一種方法是使用接口板從外部輸入到PL的管腳上一個(gè)時(shí)鐘信號(hào)，另一種方法則是使用PS提供給PL的時(shí)鐘信號(hào)。

從ZYNQ的技術(shù)手冊(cè)里我們得知，PS部分可以提供給PL四路相對(duì)獨(dú)立的時(shí)鐘信號(hào)（它們之間不保證時(shí)序上的關(guān)系），因此我們的任務(wù)就是配置PS和PL，把這些時(shí)鐘信號(hào)利用起來(lái)。此時(shí)我們就可以充分利用Vivado提供的強(qiáng)大的集成開(kāi)發(fā)功能，輕松實(shí)現(xiàn)PL“打包”PS的功能——這與通常我們看到的ZYNQ的概念有點(diǎn)不同：PS是主體，而PL做為一個(gè)邏輯膠合者被PS指揮；當(dāng)然上電和初始化順序還是一樣的，必須先啟動(dòng)配置完P(guān)S，才能初始化PL。

首先我們?cè)赩ivado開(kāi)發(fā)環(huán)境中建立RTL工程，并編寫我們需要在PL中實(shí)現(xiàn)的功能代碼HDL文件，把它做為頂層文件。

然后我們調(diào)用PS的IP核，建立并配置一個(gè)PS。如果不清楚這個(gè)過(guò)程的網(wǎng)友，請(qǐng)參考，然后我們配置PS到PL的時(shí)鐘輸出，如圖1所示。

圖1 配置PS到PL的時(shí)鐘

然后我們?cè)诠苣_上點(diǎn)擊創(chuàng)建端口，如圖2所示。

?

圖2 創(chuàng)建PS端口

點(diǎn)擊Run Automation，可以看到創(chuàng)建成功的PS和它的端口連線，如圖3所示。

?

圖3 PS端口與連線

然后在PS上點(diǎn)擊右鍵，進(jìn)行基本的設(shè)計(jì)驗(yàn)證，如圖4所示。

?

圖4 驗(yàn)證設(shè)計(jì)

完成了PS的配置之后，我們?cè)诠こ坦芾砥骼飳?duì)生成有關(guān)PS的打包文件，這是一個(gè)HDL文件，如圖5所示。

?

圖5 生成HDL打包文件

接下來(lái)的事情就容易理解了：把PS及其端口、連線等一起生成的打包文件HDL文件，在我們開(kāi)頭創(chuàng)建的頂層HDL文件里面進(jìn)行例化。如果需要調(diào)用IP核的話，我們既可以在圖3之前的步驟里面直接用IP Integrator創(chuàng)建然后直接把PS的端口和IP自動(dòng)關(guān)聯(lián)，然后生成HDL打包文件后在頂層文件里面一起例化，也可以直接在頂層文件里面進(jìn)行IP核的例化，當(dāng)然前一種方式更方便，因?yàn)閳D形化的方式更直觀、快捷。

結(jié)合，可以看到PS部分已經(jīng)被我們的頂層文件正確調(diào)用了，查看此時(shí)的RTL如圖6所示。

?

圖6 PL中頂層文件的RTL

此時(shí)我們對(duì)比沒(méi)有PS的設(shè)計(jì)，可以看出實(shí)現(xiàn)后的結(jié)果的區(qū)別了，如圖7、圖8所示。

?

圖7 沒(méi)有PS的實(shí)現(xiàn)結(jié)果

?

圖8 例化了PS的實(shí)現(xiàn)結(jié)果

此外，需要補(bǔ)充的一點(diǎn)是，在我們的頂層文件里面對(duì)PS的打包文件進(jìn)行例化的話，需要定義許多與PS有關(guān)的端口做為輸入、輸出或者雙向端口，這樣在設(shè)計(jì)文件中會(huì)產(chǎn)生上百個(gè)甚至更多的管腳。幸運(yùn)的是，Vivado會(huì)自動(dòng)為PS相關(guān)的端口分配管腳并設(shè)置電平標(biāo)準(zhǔn)，所以我們只需要對(duì)PL部分我們的程序分配管腳并設(shè)置電平標(biāo)準(zhǔn)就行了，如圖9所示。

?

圖9 自動(dòng)分配的PS管腳

既然PL中也有時(shí)鐘信號(hào)了，那么在完成PS的初始化之后，就可以對(duì)PL中的信號(hào)進(jìn)行在線調(diào)試了，請(qǐng)看后續(xù)博文。