大家好，歡迎Vivado的一個(gè)快速演示，它是xilinx新的設(shè)計(jì)套件，應(yīng)用到7系列和以上的系列器件。
2012-04-25 08:55:55
2192 本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。 參考時(shí)鐘的模式 參考時(shí)鐘可以配置為輸入模式也可以是輸出模式，但是在運(yùn)行期間不能切換。作為
2020-11-14 11:39:1513866 
本來寫了一篇關(guān)于高速收發(fā)器的初步調(diào)試方案的介紹，給出一些遇到問題時(shí)初步的調(diào)試建議。但是發(fā)現(xiàn)其中涉及到很多概念。逐一解釋會(huì)導(dǎo)致文章過于冗長(zhǎng)。所以單獨(dú)寫一篇基本概念的介紹，基于Xilinx 7系列
2020-12-15 17:18:164531 
本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。
2023-09-15 09:14:261956 
親愛的Xilinx人，我有一些簡(jiǎn)單的問題要問。我正在使用Virtex 6 SX475T進(jìn)行PCB設(shè)計(jì)。我正在考慮添加一個(gè)擴(kuò)展端口，它有2對(duì)CML和6對(duì)LVDS信號(hào)。從用戶指南，我認(rèn)為一個(gè)GTX銀行
2020-06-13 08:38:27
大家好，我有一個(gè)Kintex-7設(shè)計(jì)，它使用10G的GTX收發(fā)器。幾年前我用GTX收發(fā)器向?qū)?.2創(chuàng)建了這個(gè)設(shè)計(jì)，它一直很好用。就在最近，我嘗試使用最新版本的Vivado實(shí)現(xiàn)相同的設(shè)計(jì)，而
2020-05-07 07:31:36
我使用kintex-7 xc7k325tffg900-2配置顯示器GTX rx（不帶8b / 10解碼），下面配置：線速為2.7 Gbps，參考時(shí)鐘為135m，無編碼，外部和內(nèi)部數(shù)據(jù)寬度為20位
2020-07-28 10:40:48
Non-Project模式下應(yīng)用增量實(shí)現(xiàn) / 873．4 實(shí)現(xiàn)后的設(shè)計(jì)分析 / 883．4．1 資源利用率分析 / 883．4．2 時(shí)序分析 / 883．5 生成配置文件 / 903．6 下載配置文件 / 93
2020-10-21 18:24:48
[0x3b0060ebe0] /pkg/xilinx-vivado-/2013.4/Vivado/2013.4/lib/lnx64.o/librdi_timing.so(HASTNetworkImpl
2018-10-18 14:40:02
此消息：bp @ bp：/opt/Xilinx/Vivado/2016.1$ source settings64.shbp@bp:/opt/Xilinx/Vivado/2016.1$ bin
2018-12-21 10:58:20
個(gè)圖標(biāo)，我可以成功打開它以啟動(dòng)一個(gè)新項(xiàng)目。當(dāng)我下載vivado 2017.4更新1并雙解壓縮并運(yùn)行安裝程序時(shí)，它會(huì)返回一條消息：“沒有有效的Xilinx安裝，可以應(yīng)用此更新?！薄Ｎ乙研遁d軟件并多次重新
2019-01-04 11:14:26
的。來獲取關(guān)于原始的 ISE 設(shè)計(jì)套件以及 Xilinx 在 Vivado 中對(duì)這些開發(fā)工具做改進(jìn)的理由的討論。值得重申的是，Vivado 支持 7 系列和 Zynq-7000 以及之后的設(shè)備，但是
2021-01-08 17:07:20
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
你好，我們?cè)?016年3月購買了Xilinx-Vivado / Ise的完整版本。我的同事將我添加為“管理員”，因此我也可以創(chuàng)建許可證。但它沒有顯示在我的xilinx帳戶中，因此我無法生成許可證。我
2018-12-21 11:00:57
嗨，我的同事為我添加了“admin”作為許可證（Vivado / ISE-System） -2016年3月購買的產(chǎn)品。當(dāng)我登錄Xilinx許可時(shí)，它沒有顯示出來。我收到了Xilinx發(fā)送的關(guān)于將我
2018-12-21 10:58:55
我現(xiàn)在運(yùn)行了幾個(gè)項(xiàng)目我觀察到安裝了程序Xilinx ISE和Vivado的目錄高達(dá)50 GB，因?yàn)槲蚁朐谶\(yùn)行項(xiàng)目期間生成的文件。我不記得一開始是不是那么多。請(qǐng)告訴我哪些可以刪除的“運(yùn)行時(shí)”文件以及
2018-12-20 11:20:46
：/ Xilinx / Vivado Vivado Launchtime時(shí)出錯(cuò)我們的錯(cuò)誤（附件是錯(cuò)誤信息窗口的快照）診斷：i）關(guān)于vivado版本2014.3.1和2014.4ii）重新安裝vivado次數(shù)iii）在
2020-03-25 09:00:33
本人在北京工作7年以上,非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series/UltraScale Series FPGA，從事FPGA外圍接口設(shè)計(jì),非常熟悉SATA
2018-04-08 10:31:31
哪位大神能夠分享一下關(guān)于xilinx vivado 2013.4 的教程啊，小弟感激不敬?。?！
2014-03-26 21:38:02
xilinx和altera區(qū)別分析1. 從好用來說，肯定是Xilinx的好用，不過Altera的便宜他們的特點(diǎn)，Xilinx的短線資源非常豐富，這樣在實(shí)現(xiàn)的時(shí)候，布線的成功率很高，尤其是邏輯做得比較
2012-02-28 14:40:59
請(qǐng)問一下Xilinx公司發(fā)布的vivado具體的作用是什么，剛剛接觸到，以前一直用quartus ii，沒有使用過ise，后來今天聽說了vivado，不知道是做什么用的，希望大家都能參與討論中，謝謝。
2015-04-15 16:51:00
是XM104板SI5368（我配置了這個(gè)模塊這樣就產(chǎn)生了150 MHz）。根據(jù)我的應(yīng)用程序，首先啟動(dòng)X0Y4，然后啟動(dòng)X0Y5。SATA協(xié)議是：1）HOST和DISK之間的OOB交換2）SPEED談判
2020-06-18 08:17:13
有誰有看過謝中華編的《matlab統(tǒng)計(jì)分析與應(yīng)用：40個(gè)案例分析》這本書??？謝謝！
2013-02-26 15:00:42
我嘗試在VC707中做一個(gè)關(guān)于Aurora接口的原型設(shè)計(jì)。我配置Aurora IP工作1通道單工模式，我計(jì)劃將TX放在bank 119中，而將RX放在bank 118中。我按照Xilinx提供
2019-03-01 09:18:11
您好，我想下載Xilinx Vivado 2017.1但是，每次我收到以下錯(cuò)誤：“由于您的帳戶導(dǎo)出合規(guī)性驗(yàn)證失敗，我們無法滿足您的要求。”誰能幫我？提前致謝以上來自于谷歌翻譯以下為原文Hello
2018-12-27 10:41:52
早安Xilinx Communitry，我有一個(gè)關(guān)于VIVADO IP中心設(shè)計(jì)流程的問題。設(shè)計(jì)針對(duì)Xilinx fpga的數(shù)字邏輯不僅僅有一種方法。您可以使用HLS和HDL進(jìn)行設(shè)計(jì)。您可以使用純
2019-03-29 09:14:55
我使用的是Xilinx的V5 FXT70T的開發(fā)板，用ISE生成的GTX，使用光纖模塊實(shí)現(xiàn)在自發(fā)自收，但是在光纖模塊（SFP）沒有連接的情況下利用chipscope可以觀察到有一路輸出（與輸入一致
2014-01-26 17:12:15
利用 IBERT 進(jìn)行 GTX 信號(hào)眼圖測(cè)試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對(duì)Xilinx FPGA芯片的高速串行收發(fā)器進(jìn)行板級(jí)硬件測(cè)試。通過IBERT我們可...
2021-07-20 07:28:23
和GTX收發(fā)器的動(dòng)態(tài)重新配置端口屬性，還包括通信邏輯，以允許設(shè)計(jì)在運(yùn)行時(shí)通過JTAG進(jìn)行訪問。
IBERT工具用于對(duì)Xilinx FPGA芯片的高速串行收發(fā)器進(jìn)行板級(jí)硬件測(cè)試。通過IBERT可以獲取誤碼率
2023-06-21 11:23:12
，但現(xiàn)在有了Vivado，我沒有看到這樣的應(yīng)用程序我希望Xilinx不要像許多其他應(yīng)用程序那樣放棄這個(gè)應(yīng)用程序以上來自于谷歌翻譯以下為原文Hello everyone Can I Install
2018-12-27 10:57:02
我需要設(shè)計(jì)一個(gè)Zynq（可能是Zynq-7030）主板，支持ARM處理器的SATA硬盤驅(qū)動(dòng)器。我想知道是否可以用GTX收發(fā)器實(shí)現(xiàn)SATA控制器并將其連接到芯片中的AXI總線。是否有任何參考設(shè)計(jì)或評(píng)估板支持此功能？
2020-07-29 10:28:58
要求，需要按照可靠性工作要求開展各種各樣的可靠性設(shè)計(jì)分析工作。其實(shí)，這些可靠性工作，目的解決產(chǎn)品可靠性工程問題，嚴(yán)格控制和降低產(chǎn)品質(zhì)量風(fēng)險(xiǎn)。最近，看到有一個(gè)可靠性設(shè)計(jì)分析系統(tǒng)PosVim，功能還比較
2017-12-08 10:47:19
你好，xilinx工程師我在KC705板上通過4x_mode GTX發(fā)送和接收數(shù)據(jù)。速度為5Gbaud，時(shí)鐘為125MHz。即使在近端環(huán)回模式下，數(shù)據(jù)也無法正常接收。有時(shí)會(huì)出現(xiàn)rxdisperr
2020-08-06 10:30:45
嗨，我使用的是virtex 6 XC6VLS240t FF1156 -1 borad（ML605）。我已經(jīng)使用不同的gtx實(shí)現(xiàn)了Gen1和Gen2 sata。他們?cè)诖瞎ぷ髡?。我結(jié)合了gen1
2020-06-19 13:34:36
`基于 FPAGxilinx vivado 仿真模式介紹本文介紹一下xilinx的開發(fā)軟件 vivado 的仿真模式， vivado的仿真暫分為五種仿真模式。分別為：1. run
2018-01-24 11:06:12
，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持8-Lane PCIe、64bit DDR3、四路SFP+連接器、四路SATA接口、內(nèi)嵌16個(gè)高速串行收發(fā)器RocketIO GTX，軟件
2015-01-28 15:48:55
基于KC705和hightech開發(fā)了SATAhost主控器；K7 GTX配置需要手動(dòng)配置，vivado中沒有參考配置需要用戶參考ug476進(jìn)行配置；經(jīng)過長(zhǎng)時(shí)間閱讀ug476和多次上板測(cè)試已經(jīng)成功將
2013-11-03 11:00:39
嗨，我正在使用Xilinx Vivado工具對(duì)帶有MCS文件的Spansion配置閃存進(jìn)行編程，并且需要以0x100（256）的偏移對(duì)其進(jìn)行編程。我需要最初的256個(gè)字節(jié)來編程其他信息，并要求從地址
2020-06-09 10:28:14
你好！我試圖在xc7k355t FPGA中實(shí)例化20個(gè)GTX收發(fā)器。所有20 GTX的核心配置都相同。在實(shí)施階段發(fā)生以下錯(cuò)誤：[放置30-640]放置檢查：此設(shè)計(jì)需要比目標(biāo)設(shè)備中更多
2020-08-20 13:39:54
大家好，我有Xilinx Virtex 5，ML 507板。（xc5vfx70t-ff1136-1）。板載有兩個(gè)SATA主機(jī)連接器。我想制作能夠連接到我的SATA HOST IP鏈路層的SATA主機(jī)
2019-09-20 11:02:01
嵌入式控制器的輸入端口設(shè)計(jì)分析,不看肯定后悔
2021-05-31 06:19:13
xilinx.notification@entitlenow.com with the ‘get license’ links. The installation steps require Vivado Design Suite\Vivado
2018-12-19 11:21:19
您好，我一直在論壇和互聯(lián)網(wǎng)上搜索，以及查看UG476，我還沒有找到改變7系列GTX發(fā)射器（Kintex 7）線路速率的步驟已配置（不進(jìn)行部分重新配置）。我找到的唯一指南是Virtex5 GTX
2020-07-27 10:28:44
嗨，我們有一個(gè)帶有Artix FPGA的新PCB，我們無法對(duì)其進(jìn)行配置。這應(yīng)該是相對(duì)簡(jiǎn)單的，但我們無法讓Done信號(hào)斷言。這是基本的設(shè)置和信息： - Vivado 2014.4 - Atrix
2020-07-30 16:10:29
用用7系列fpga gtx ddr3實(shí)現(xiàn)sata通信的么？求一起交流。
2014-07-22 17:31:38
我在Digilent論壇上看到有關(guān)于學(xué)習(xí)Vivado軟件菜單基礎(chǔ)知識(shí)的Xilinx PDF，我在哪里可以找到PDF？此外，當(dāng)我安裝Vivado時(shí)，我安裝了所有內(nèi)容，我是初學(xué)者，如果我只是安裝一個(gè)簡(jiǎn)單的Vivado菜單，那將是最好的，但我如何恢復(fù)它，這會(huì)以任何方式搞砸我的許可證？traymond
2020-04-30 09:32:35
在學(xué)校做畢業(yè)設(shè)計(jì)，被老板要求在Xilinx的FPGA上完成SATA的操作，急需SATA的HOST與DEVICE的IP核。由于可以使用部分項(xiàng)目經(jīng)費(fèi)，所以重金求購SATA IP核。在網(wǎng)上查了一下，有
2014-02-07 10:34:53
本帖最后由 scratdqy 于 2015-8-17 11:06 編輯
向各位大神求助GTX問題！！用xilinx的Vivado中的7 Series FPGAs Transceivers
2015-07-28 18:54:12
喜我為pcie gen1 ops配置了V6 gtx phy，并且運(yùn)行良好。然而，我設(shè)置phy的方式是它使用板載100M osc。作為refclk，它使用這個(gè)100M clk進(jìn)入fpga PLL來獲得
2019-04-01 13:22:15
你好，我安裝了
Xilinx vivado 2015.2，我將開始為USRP x310編寫計(jì)算引擎。為此，我需要一個(gè)完整的
Xilinx設(shè)計(jì)許可證。首先，我想澄清一下本網(wǎng)站末尾發(fā)布的許可是否合適，因?yàn)槲?/div>
2020-05-06 07:58:17
datasheetug476_7Series_Transceivers.pdfpage 20它絕對(duì)表明GTH支持SATA我捕獲圖如下：在xilinx datasheetpg168-gtwizard.pdfpage 9它絕對(duì)表明GTX支持SATA 3.0在xilinx
2020-07-26 17:41:45
你好，我正在使用以下工具：Vivado 2015.4questasim64_10.4c我用這個(gè)命令編譯了模擬庫：compile_simlib -directory C：/Xilinx/Vivado
2020-07-31 11:27:52
請(qǐng)問ThreadX原裝任務(wù)統(tǒng)計(jì)分析功能怎么實(shí)現(xiàn)？
2021-11-30 07:23:28
親關(guān)于如何使用GTX生成PIPE接口PCIE PHY的以下主題，有沒有人有答案？https://forums.xilinx.com/t5/7-Series-FPGAs
2020-05-04 09:05:44
探討了維修性設(shè)計(jì)分析的信息需求，建立了維修性設(shè)計(jì)分析的ER 模型，在此基礎(chǔ)上重點(diǎn)討論了PLM 平臺(tái)下開展維修性設(shè)計(jì)分析活動(dòng)的解決方案，主要包括四個(gè)方面：在PLM 平臺(tái)下配置維
2010-01-15 15:51:48
16 器件定義
軟件工具概述
選擇配置模式
編程/配置選項(xiàng)
XILINX的通用配置/編程的裝置
2010-06-22 16:24:0178 中國北京- All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc. （NASDAQ:XLNX））今天發(fā)布Vivado Design Suite2013.3版本
2013-10-29 10:29:49799 Xilinx發(fā)布Vivado Design Suite 2013.3版本，新增最新UltraFast設(shè)計(jì)方法及新一代即插即用IP和部分重配置功能，豐富設(shè)計(jì)流程，實(shí)現(xiàn)前所未有的IP易用性， 進(jìn)一步提高設(shè)計(jì)生產(chǎn)力
2013-12-24 17:51:231193 本文轉(zhuǎn)載自：coldnew's blog 在透過 Vivado 去建立新的項(xiàng)目的時(shí)候，開發(fā)板沒有 Zybo Board 的選項(xiàng)可以選，我們就必須自己去設(shè)定關(guān)于 Zybo Board 的信息。幸好
2017-02-08 01:15:37363 Xilinx采用先進(jìn)的 EDA 技術(shù)和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發(fā)套件提供全新構(gòu)建的SoC 增強(qiáng)型、以IP和系統(tǒng)為中心
2017-02-08 04:10:11457 很多客戶用過ISE中的MB，最近大家都開始玩7系列和VIVADO，如果依然需要MB，如何配置冷啟動(dòng)呢？VIVADO和ISE在MB配置過程有一些區(qū)別的。 step如下： A. 使用SDK已經(jīng)完成
2017-02-08 05:46:11382 
一年一度的 Club Vivado 用戶群大會(huì)即將在全球 9 大城市舉行。Xilinx 誠摯歡迎全球的 Vivado 用戶參與到這一免費(fèi)活動(dòng)中。您將有機(jī)會(huì)與 1,000 多位設(shè)計(jì)工程師同行
2017-02-08 06:04:03204 很久沒有更新vivado+zedboard系列的博客了。前面的十篇博客主要介紹了Xilinx vivado工具的使用流程，vivado+zedboard裸機(jī)開發(fā)的方法以及部分Xilinx官網(wǎng)的實(shí)例
2017-02-08 16:20:111058 無論此刻你是一個(gè)需要安裝Xilinx Vivado工具鏈的入門菜鳥，還是已有l(wèi)icense過期的Vivado老鐵，今兒咱就借著這篇文章，把學(xué)習(xí)「Vivado如何獲取License」這檔子事兒給說通透咯~ 手把手教程，分三部分講述。
2018-07-03 09:54:0058889 
有哪些？
哪些SATA驅(qū)動(dòng)器可在 Xilinx Zynq UltraScale+ MPSoC 器件上測(cè)試以及能完成哪些類型的測(cè)試？
Xilinx 只能為列表中標(biāo)示為“Xilinx 已測(cè)試和支持”的器件提供技術(shù)支持。
2018-06-30 17:56:003744 在使用高層次綜合，創(chuàng)造高質(zhì)量的RTL設(shè)計(jì)時(shí)，一個(gè)重要部分就是對(duì)C代碼進(jìn)行優(yōu)化。Vivado Hls總是試圖最小化loop和function的latency，為了實(shí)現(xiàn)這一點(diǎn)，它在loop
2017-11-16 14:44:583362 之前用serdes一直都是跑的比較低速的應(yīng)用，3.125Gbps，按照官方文檔一步一步來都沒出過什么問題，這次想驗(yàn)證一下K7系列GTX最高線速8Gbps，看看xilinx的FPGA是不是如官方文檔所說。
2018-03-26 14:40:0010190 時(shí)序分析在FPGA設(shè)計(jì)中是分析工程很重要的手段，時(shí)序分析的原理和相關(guān)的公式小編在這里不再介紹，這篇文章是小編在練習(xí)Vivado軟件時(shí)序分析的筆記，小編這里使用的是18.1版本的Vivado。 這次
2019-09-15 16:38:005787 
了解Vivado設(shè)計(jì)套件中的一些廣泛的設(shè)計(jì)分析功能，旨在識(shí)別可能影響性能的設(shè)計(jì)中的問題區(qū)域。
2018-11-27 07:10:004613 Xilinx GTX（12.5 Gb / s）收發(fā)器與SFP +和10G背板一起運(yùn)行。
2018-11-30 06:36:009807 了解如何使用Vivado設(shè)計(jì)套件的電路板感知功能快速配置和實(shí)施針對(duì)Xilinx評(píng)估板的設(shè)計(jì)。
2018-11-26 06:03:003062 在Vivado Design Suite中，Vivado綜合能夠合成多種類型的屬性。在大多數(shù)情況下，這些屬性具有相同的語法和相同的行為。
2019-05-02 10:13:003750 從Vivado開始，配置GTX的時(shí)候，多了一個(gè)SATA協(xié)議支持，但有些小地方還需要自己另外設(shè)置。整理了一下，分享給大家。
2019-03-09 11:07:017525 
關(guān)于Vivado Dashboard的功能可閱讀這篇文章（Vivado 2018.3這個(gè)Gadget你用了嗎）Vivado 2019.1的Dashboard功能進(jìn)一步增強(qiáng)。
2019-06-12 14:49:247677 
此次研討會(huì)為該系列的第一期，旨在深入剖析 Vivado 高速時(shí)序收斂技術(shù)。另外我們還將總結(jié)高速設(shè)計(jì)面臨的挑戰(zhàn)，介紹設(shè)計(jì)分析、設(shè)計(jì)向?qū)б约霸O(shè)計(jì)復(fù)雜性和擁塞的分析方法。
2019-07-31 17:54:282093 IBERT（集成誤碼率測(cè)試儀）是xilinx為7系列FPGA GTX收發(fā)器設(shè)計(jì)的，用于評(píng)估和監(jiān)控GTX收發(fā)器。IBERT包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和檢查器，以及對(duì)端口的訪問和GTX收發(fā)器的動(dòng)態(tài)重新配置端口屬性，還包括通信邏輯，以允許設(shè)計(jì)在運(yùn)行時(shí)通過JTAG進(jìn)行訪問。
2021-05-02 22:10:005587 
Xilinx_Vivado_zynq7000入門筆記說明。
2021-04-08 11:48:0270 ServeRAID MR SAS/SATA Controller WebBIOS CU配置方法。
2021-04-16 09:32:140 PCB可制造性設(shè)計(jì)分析軟件
2021-06-18 11:25:460 華秋PCB免費(fèi)設(shè)計(jì)分析軟件
2021-07-16 17:00:230 xilinx的7系列FPGA根據(jù)不同的器件類型，集成了GTP、GTX、GTH、GTZ四種串行高速收發(fā)器，可以支持多種協(xié)議如PCI Express，SATA，JESD204B等。
2022-03-01 17:17:203769 
以Xilinx Vivado設(shè)計(jì)套件中提供的FFT IP為例，簡(jiǎn)要說明如何進(jìn)行FFT IP配置和設(shè)計(jì)。
2022-07-22 10:21:271755 LOCK_PINS 是 Xilinx Vivado 做物理約束的屬性之一。用來將LUT的邏輯輸入（I0,，I1，I2...）綁定到其物理輸入pin上（A6，A5，A4...）。
2023-01-11 10:52:24768 今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列：用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
2023-05-05 09:44:46674 
電子發(fā)燒友網(wǎng)站提供《為EBAZ4205創(chuàng)建Xilinx Vivado板文件.zip》資料免費(fèi)下載
2023-06-16 11:41:021 在啟動(dòng)基于K26設(shè)計(jì)的擴(kuò)展板時(shí)，遇到下列錯(cuò)誤。檢查硬件設(shè)計(jì)，SATA使用Lane 3，ref_clk2
2023-07-07 14:15:05905 Vivado IP核提供了強(qiáng)大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
本文介紹一個(gè)FPGA開源項(xiàng)目：基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試。IBERT是指誤碼率測(cè)試，在Vivado軟件中，IBERT 7 Series GTX IP核可用于對(duì) Xilinx FPGA芯片
2023-08-31 11:45:301040 
電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
2023-09-13 15:45:230 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論