半導(dǎo)體產(chǎn)業(yè)正在面臨一項(xiàng)挑戰(zhàn)，即每?jī)赡晡⒖s晶片特徵尺寸的週期已然結(jié)束，我們正在跨入一個(gè)情勢(shì)高度不明的階段。業(yè)界目前面臨的幾項(xiàng)關(guān)鍵挑戰(zhàn)都顯示，晶片微縮的路程愈來(lái)愈艱困了。

　　1. 晶圓代工廠量產(chǎn)32/28nm晶圓的週期延長(zhǎng)到了叁年左右。2009年，45/40nm晶圓佔(zhàn)代工廠營(yíng)收比重僅10%;而2012年第四季，32/28nm占代工廠營(yíng)收比重也是10%。

　　2. 在32nm量產(chǎn)2年多以后，22nm的FinFET才宣佈將邁入量產(chǎn)。FinFET是一項(xiàng)極具挑戰(zhàn)性的技術(shù)。英特爾在這方面的研究相當(dāng)卓越，但仍需克服許多挑戰(zhàn)，才能支援新一代SoC所需的多閾值電壓和多VDD位準(zhǔn)。

　　3. 與28nm製程相比，下一代20nm平面CMOS將面臨更多的容差控制挑戰(zhàn)。這可能帶來(lái)重大影響──20nm的每閘極成本將高于28nm。

?

　　圖1：每閘極成本。

　　由于每閘極成本很可能會(huì)升高，因此，在邁向下一代製程時(shí)要做的工作實(shí)際上還有很多，這會(huì)再延長(zhǎng)設(shè)計(jì)完成的時(shí)間。另外，14nm世代的每閘極成本也可能比28nm來(lái)得高。

　　4. 20nm以后的下一步是什么?半導(dǎo)體產(chǎn)業(yè)正致力于開(kāi)發(fā)14nm FinFET。他們確實(shí)能開(kāi)發(fā)出來(lái)，但在製造上會(huì)面臨更多挑戰(zhàn)，包括階梯覆蓋(step coverage)、FIN尺寸的控制、在多個(gè)層上使用雙重圖形(double patterning)，甚至需要使用四重圖形等。

　　此外，EUV技術(shù)顯然不會(huì)在2014~2015年就緒，所以業(yè)界仍得繼續(xù)使用193nm工具。而最近檢視28nm生產(chǎn)線的問(wèn)題也顯示，許多技術(shù)正在逼近極限。

　　另一個(gè)關(guān)鍵問(wèn)題是FinFET能否實(shí)現(xiàn)晶片上的多VDD位準(zhǔn)和多閾值電壓。

　　業(yè)界要做的工作很多，必須開(kāi)發(fā)新的元件庫(kù)、IP必須過(guò)渡到FinFET架構(gòu)、必須測(cè)試晶片的運(yùn)作，還要確保能夠量產(chǎn)。在14nm世代，復(fù)雜的晶片將花費(fèi)2億~5億美元的設(shè)計(jì)成本，即使是返工也必須花費(fèi)2,000萬(wàn)~5,000萬(wàn)美元。更不用提設(shè)計(jì)失敗的成本了。

　　更重要的是，直到2016或2017年，看來(lái)都不會(huì)有英特爾以外的公司量產(chǎn)14nm FinFET。要達(dá)到量產(chǎn)階段，就必須確保能達(dá)到比前幾代技術(shù)更低的功耗，以及更更的每閘極成本。

　　而在14nm以后，還會(huì)面臨全新的挑戰(zhàn)(EUV、450mm、碳奈米管等)。半導(dǎo)體產(chǎn)業(yè)必須瞭解艱鉅的挑戰(zhàn)會(huì)不斷迎面而來(lái)，而且朝更小特徵尺寸轉(zhuǎn)移的時(shí)間也會(huì)不斷延長(zhǎng)。

　　這代表整個(gè)供應(yīng)鏈，包括模具供應(yīng)商、光罩廠商、代工廠、IC設(shè)計(jì)公司和電子產(chǎn)品製造商都必須進(jìn)行調(diào)整。

　　從硬體角度來(lái)看，蘋(píng)果(Apple)這次推出新一代iPad時(shí)所做的最主要調(diào)整，只有更高解析度的顯示器罷了。

　　對(duì)晶圓供應(yīng)商來(lái)說(shuō)，若他們不做出相應(yīng)調(diào)整，那么每月10,000片晶圓，高達(dá)10億美元的成本，是非常驚人的。