DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì),從而能夠提高算法效率,同時(shí)其開(kāi)發(fā)周期短、系統(tǒng)易于維護(hù)和升級(jí),適合于實(shí)時(shí)視頻圖像處理,電機(jī)控制,數(shù)據(jù)采集。單DSP核心的系統(tǒng)
2016-09-24 10:41:18
DSP:時(shí)序控制能力較弱。(沒(méi)辦法。有了指令集,就有指令周期。而且受到時(shí)鐘約束)控制能力較強(qiáng)(有指令集。但是不是專(zhuān)業(yè)搞控制的)數(shù)字信號(hào)處理及算法強(qiáng)(專(zhuān)業(yè)特長(zhǎng)嘛)FPGA: 時(shí)序控制能力強(qiáng)。(時(shí)序
2017-04-21 14:23:27
本人剛?cè)腴T(mén)FPGA,不知道如何實(shí)現(xiàn)FPGA+DSP,FPGA+ARM接口設(shè)計(jì),網(wǎng)上查詢(xún)有的說(shuō)FPGA+DSP可以通過(guò)EMIF,IP核實(shí)現(xiàn),FPGA+ARM可以通過(guò)SPI,有沒(méi)有具體硬件參考的?
2016-08-27 11:30:26
FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn),DSP算法是很多工程師在設(shè)計(jì)過(guò)程中都會(huì)遇到的問(wèn)題,本文將從FPGA設(shè)計(jì)的角度來(lái)講解浮點(diǎn)DSP算法的實(shí)現(xiàn)。FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)是賽靈思工程師最新力作,資料不可多得,大家珍惜啊1FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)[hide][/hide]
2012-03-01 15:23:56
本人今年剛考上研究生(學(xué)校還不錯(cuò)),以后想做跟算法相關(guān)的研究(對(duì)數(shù)學(xué)很感興趣,底子還可以,做過(guò)幾次數(shù)學(xué)建模),有一定的編程能力,但沒(méi)怎么接觸過(guò)硬件,現(xiàn)在想在DSP和FPGA兩個(gè)里選一個(gè)好好學(xué)習(xí)一下,但是不知道應(yīng)該做哪個(gè)?懇請(qǐng)各位朋友不吝賜教,給些中肯的建議。。。不勝感激!
2014-03-29 21:17:00
本人學(xué)生,在實(shí)驗(yàn)室打算做EMD算法的硬件實(shí)現(xiàn),看了一些論文,感覺(jué)主要是單獨(dú)用FPGA實(shí)現(xiàn),或者用DSP+FPGA實(shí)現(xiàn)(DSP做EMD算法,FPGA做數(shù)據(jù)流控制),請(qǐng)問(wèn)大家用哪種架構(gòu)做硬件實(shí)現(xiàn)EMD算法比較好?
2018-04-25 21:04:33
申請(qǐng)理由:目前主控板為DSP+FPGA架構(gòu),而CPU初步選擇的是C6000系列的TMS320C6745,希望通過(guò)對(duì)C6748的實(shí)際開(kāi)發(fā)研究選擇合適的應(yīng)用。項(xiàng)目描述:項(xiàng)目為5MW風(fēng)電變流器的控制板,DSP主要作為CPU處理控制算法,并與FPGA做好數(shù)據(jù)交互。
2015-09-10 11:17:01
平臺(tái)。此平臺(tái)能充分發(fā)揮
DSP的運(yùn)算速度,
實(shí)現(xiàn)飛控
算法。采用基于
FPGA的雙RAM緩沖機(jī)制,能很好地解決異步串行數(shù)據(jù)實(shí)時(shí)同步數(shù)據(jù)處理問(wèn)題,滿(mǎn)足飛控系統(tǒng)需求?! ?/div>
2019-06-26 07:29:55
FPGA進(jìn)行硬件實(shí)現(xiàn),這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜,適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化
2019-07-01 07:38:06
本帖最后由 mr.pengyongche 于 2013-4-30 03:00 編輯
這是華中科技大學(xué)一篇關(guān)于dsp+fpga直線(xiàn)電機(jī)伺服驅(qū)動(dòng)的論文。希望對(duì)這方面科研的同學(xué)有幫
2013-03-22 17:21:46
SEED-HPS6678(HPS6678)是北京艾睿合眾科技有限公司新推出的新一代高端DSP+FPGA應(yīng)用方案。DSP采用TI公司首顆最高主頻為10GHz的8核浮點(diǎn)DSP芯片TMS320C6678
2019-09-24 08:29:12
有限的不足,而且提高了監(jiān)控資源的利用率,降低了監(jiān)控成本?! ? 系統(tǒng)硬件結(jié)構(gòu) 采用DSP+FPGA的硬件結(jié)構(gòu)方案,利用DSP和FPGA控制MAX4312選通所需要的視頻通道,從而達(dá)到在多路視頻通道間進(jìn)行切換的目的。系統(tǒng)結(jié)構(gòu)框圖如
2012-12-12 17:00:21
會(huì)受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案,利用FPGA的容量大、可編程實(shí)現(xiàn)很多功能,結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡(jiǎn)潔,結(jié)構(gòu)靈活,通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無(wú)線(xiàn)電的思想,是采用通用平臺(tái)的設(shè)計(jì)。?
2019-07-29 06:08:47
ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比,其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對(duì)電路的修改和維護(hù)很方便。DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)
2019-09-19 08:21:16
的重點(diǎn)是以DSP+FPGA為核心的視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn),可以完成多路視頻的切換選擇輸出控制和視頻縮放顯示的功能,同時(shí)具備通信控制等功能。
2019-06-20 06:34:25
FPGA一般用來(lái)控制整個(gè)系統(tǒng)的時(shí)序,本設(shè)計(jì)采用集成微處理器的FPGA,同時(shí)完成信號(hào)模擬和時(shí)序控制的功能,改變了以往信號(hào)處理DSP+FPGA中FPGA作為協(xié)處理器的模式[1-3]。整個(gè)設(shè)計(jì)僅需要具有嵌入
2019-07-15 06:48:33
都有重要意義。本課題以高速DSP紙幣面額識(shí)別系統(tǒng)作為算法實(shí)現(xiàn)和測(cè)試的硬件平臺(tái),從算法的構(gòu)想、設(shè)計(jì)、仿真、移植和優(yōu)化等方面開(kāi)展研究工作,并最終在TI公司的C6000型高性能DSP上實(shí)現(xiàn)了這一算法。本文
2014-11-05 14:43:48
用FPGA進(jìn)行硬件實(shí)現(xiàn),這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜,適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。 DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-28 08:10:26
用FPGA進(jìn)行硬件實(shí)現(xiàn),這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜,適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。 DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-19 06:12:05
本帖最后由 gk320830 于 2015-3-8 21:23 編輯
開(kāi)始科創(chuàng),老師給了我們一個(gè)題基于FPGA的FFT算法硬件實(shí)現(xiàn)。但是什么都不會(huì),想找些論文看看,求相關(guān)的論文
2012-05-24 22:14:40
基于FPGA的交織編碼技術(shù)研究及實(shí)現(xiàn)中文期刊文章作 者:楊鴻勛 張林作者機(jī)構(gòu):[1]貴州航天電子科技有限公司,貴州貴陽(yáng)550009出 版 物:《科技資訊》 (科技資訊)年 卷 期:2017年 第
2018-05-11 14:09:54
基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn)
2013-03-18 14:25:05
是處理數(shù)字信號(hào)如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具。快速傅里葉變換(FFT)是DFT的快速算法。FFT算法的硬件實(shí)現(xiàn)一般有3種形式:1)使用通用DSP來(lái)實(shí)現(xiàn);2)用專(zhuān)用DSP來(lái)實(shí)現(xiàn);3)通過(guò)FPGA來(lái)
2009-06-14 00:19:55
本文介紹基于TMS320VC5509A DSP的JPEG視頻壓縮系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方案,該系統(tǒng)硬件設(shè)計(jì)采用DSP+FPGA的方案,充分發(fā)揮了各自?xún)?yōu)勢(shì);而軟件設(shè)計(jì)針對(duì)C55x的結(jié)構(gòu)進(jìn)行程序結(jié)構(gòu)和算法優(yōu)化,經(jīng)過(guò)驗(yàn)證達(dá)到較好的實(shí)時(shí)效果。
2021-06-02 06:25:48
想做一臺(tái)色選機(jī),機(jī)械專(zhuān)業(yè)出身的,只玩過(guò)初級(jí)的51單片機(jī)的開(kāi)發(fā)板。就是這幾乎沒(méi)有的基礎(chǔ)。沒(méi)有自己做過(guò)電路。DSP+FPGA做色選機(jī),一般來(lái)說(shuō)。都沒(méi)有接觸過(guò),有一年的時(shí)間,研究生階段的,機(jī)械專(zhuān)業(yè)的,還要
2015-06-11 00:08:22
本帖最后由 eehome 于 2013-1-5 10:04 編輯
指紋識(shí)別算法的研究及基于FPGA的硬件實(shí)現(xiàn)
2012-05-23 20:14:46
FPGA正在掀起一場(chǎng)數(shù)字信號(hào)處理的變革。本書(shū)旨在講解前端數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計(jì)最先進(jìn)DSP系統(tǒng)的工具。第1章的案例研究是40多個(gè)設(shè)計(jì)示例
2023-09-19 06:38:28
用FPGA硬件實(shí)現(xiàn)。 現(xiàn)在我沒(méi)有FPGA硬件實(shí)現(xiàn)的經(jīng)驗(yàn),不知道如何用FPGA硬件實(shí)現(xiàn)小波算法。 懇請(qǐng)賜教!謝謝!
2012-11-20 21:35:16
本文首先介紹WCDMA系統(tǒng)的無(wú)線(xiàn)信道的基帶發(fā)送方案,說(shuō)明其對(duì)多媒體業(yè)務(wù)的支持以及實(shí)現(xiàn)的復(fù)雜性。然后,從硬件實(shí)現(xiàn)角度,進(jìn)行了DSP和FPGA的性能比較,提出DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案,并以基站分系統(tǒng)(BTS)的發(fā)送單元為例,具體給出了該實(shí)現(xiàn)方案在下行無(wú)線(xiàn)信道基帶發(fā)送單元中的應(yīng)用。
2021-05-06 07:40:39
在紅外線(xiàn)的增強(qiáng)處理中,怎么用quartusII進(jìn)行算法的實(shí)現(xiàn)及其仿真驗(yàn)證,重點(diǎn)是直方圖算法,這里面的代碼是什么。
2015-05-06 23:01:22
MP3編碼算法的原理是什么?如何對(duì)MP3編碼算法進(jìn)行優(yōu)化?怎樣用定點(diǎn)DSP去實(shí)現(xiàn)MP3編碼算法?
2021-06-08 07:15:31
請(qǐng)教電力電子方向里dsp+FPGA架構(gòu)的案例
2018-12-10 18:32:58
針對(duì)硬件實(shí)現(xiàn)的h.264視頻編碼算法改進(jìn)針對(duì)硬件實(shí)現(xiàn)的視頻編碼算法改進(jìn)上海交通大學(xué)圖像通信與信息處理研究所 周怡吳昊方向忠摘要’ 從硬件實(shí)現(xiàn)的角度分析了算法# 重點(diǎn)研究了占用最多運(yùn)算時(shí)間的預(yù)測(cè)部分
2008-06-25 11:35:14
描述MPEGI 音頻第三層編碼(MP3)標(biāo)準(zhǔn)的實(shí)現(xiàn)算法;就其音頻編碼(44.1kHz 的采樣頻率)和語(yǔ)音編碼(16kHz 的采樣頻率)算法的異同作比較;介紹基于DSP 的MP3 實(shí)時(shí)編碼器。該MP3 實(shí)時(shí)編
2009-05-13 16:32:46
17 經(jīng)典FPGA算法教材:UMeyer-Baese - Digital Signal Processing with FPGA - Springer
此書(shū)是關(guān)于各種DSP的FPGA實(shí)現(xiàn)的書(shū)包括DSP算法原理算法優(yōu)化以及FPGA的硬件實(shí)現(xiàn)包括完整的VHDLVerilog HDL代碼
2009-06-08 18:15:59
655 小波盲源分離算法的仿真及FPGA實(shí)現(xiàn):提出了一種基于小波變換的盲源分離方法,在理論分析和仿真結(jié)果的基礎(chǔ)上,給出了FPGA 的實(shí)現(xiàn)方案。針對(duì)傳統(tǒng)盲分離算法對(duì)源信號(hào)統(tǒng)計(jì)特征敏
2009-06-21 22:44:09
21 提出用FPGA 來(lái)實(shí)現(xiàn)指紋識(shí)別算法, 代替了PC 機(jī)、通用MCU 或者DSP。算法由硬件來(lái)實(shí)現(xiàn), 提高了運(yùn)算速度。同時(shí)具體說(shuō)明了指紋識(shí)別系統(tǒng)的基本原理、系統(tǒng)總體結(jié)構(gòu)、FPGA 模塊劃分, 以及指
2009-07-22 15:17:27
0 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢(shì),并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例,重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞:DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:01
15 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開(kāi)發(fā),提出在此類(lèi)系統(tǒng)中,FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵問(wèn)題,并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:44
24 主要研究基于SOPC 的DSP 系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。根據(jù)待實(shí)現(xiàn)的DSP 算法的特征,利用QUARTUS 中提供的豐富的功能模塊和VHDL 語(yǔ)言進(jìn)行設(shè)計(jì)。經(jīng)過(guò)仿真和開(kāi)發(fā)板上驗(yàn)證,證明了采用FPGA 技術(shù)
2009-11-30 15:48:25
29 以直接面積等效法為基礎(chǔ),通過(guò)對(duì)頻率進(jìn)行分段處理設(shè)計(jì)并實(shí)現(xiàn)了以DSP 為控制核心的寬頻逆變實(shí)驗(yàn)系統(tǒng)。首先分析算法的原理,然后討論基于DSP 的逆變軟件流程,最后構(gòu)建硬件
2009-12-18 14:46:55
16 基于DSP的CT圖像重建研究及其實(shí)現(xiàn):介紹了一個(gè)基于TMS320C6X系列DSP芯片來(lái)完成CT圖像重建的方案,重點(diǎn)討論了系統(tǒng)的設(shè)計(jì),重建算法的實(shí)現(xiàn),給出了系統(tǒng)的原理框圖以及用DSP實(shí)現(xiàn)平行束
2010-01-12 18:54:01
15 為了在梳棉機(jī)上實(shí)現(xiàn)在線(xiàn)檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線(xiàn)檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-02-24 14:06:05
18 采用以太網(wǎng)硬件在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真設(shè)計(jì)
System Generator v8.1提供全新的千兆位級(jí)以太網(wǎng)硬件在環(huán)接口,支持使用Xilinx ML402 FPGA平臺(tái)進(jìn)行高帶寬協(xié)仿真
通
2010-03-05 09:13:10
27 為了在梳棉機(jī)上實(shí)現(xiàn)在線(xiàn)檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線(xiàn)檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-07-17 17:25:09
10 介紹了某直接序列擴(kuò)頻、QPSK調(diào)制系統(tǒng)接收通道中四相Costas載波跟蹤環(huán)的原理及其基于DSP+FPGA的實(shí)現(xiàn)。著重論述了跟蹤環(huán)的鑒相特性和環(huán)路濾波器的設(shè)計(jì)和參數(shù)計(jì)算。
2010-08-04 11:43:35
0 乘累加器在DSP算法中有著舉足輕重的地位?,F(xiàn)在,很多前端DSP算法都通過(guò)FPGA實(shí)現(xiàn)。結(jié)合FPGA具體的硬件結(jié)構(gòu),提出了乘累加器在FPGA中實(shí)現(xiàn)的改進(jìn)方法:流水線(xiàn)技術(shù)、CSD編碼、DA算法,
2010-08-06 14:41:38
29 本文重點(diǎn)研究了AVS-P2熵編碼器的算法、結(jié)構(gòu)以及利用FPGA實(shí)現(xiàn)的若干關(guān)鍵問(wèn)題,給出了詳細(xì)的塊變換系數(shù)熵編碼器硬件結(jié)構(gòu),并通過(guò)了仿真驗(yàn)證。實(shí)現(xiàn)中提出了一種新的2D-VLC碼表存儲(chǔ)
2010-08-06 16:37:38
24 提出一種基于DCT域的數(shù)字水印算法,并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語(yǔ)言有效設(shè)計(jì)和實(shí)現(xiàn)DCT變換,分析與仿真結(jié)果表明:與軟件實(shí)現(xiàn)相比,用FPGA實(shí)現(xiàn)水印算法具有高
2010-12-28 10:22:14
20 摘? 要: 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上,結(jié)合DSP和FPGA性能的比較,提出了一種在性能、靈活性和性?xún)r(jià)比上都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 引言 隨
2006-03-11 13:29:42
670 
噪聲消除的DSP算法研究
在語(yǔ)音傳輸?shù)倪^(guò)程中,語(yǔ)音增強(qiáng)方案經(jīng)常被采用。它使用FEC編碼技術(shù)(由卷積編碼和維特比譯碼算法組成)進(jìn)行數(shù)據(jù)傳輸,有著大批量的數(shù)據(jù)運(yùn)
2009-11-19 10:49:51
2466 
基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄,是以物理為載體,以介質(zhì)來(lái)記錄信息的
2009-12-16 10:20:55
576 
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)
一、前言 ?
本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作,是整個(gè)通信設(shè)備的重要組成部分。該控制系統(tǒng)要實(shí)現(xiàn)的功能
2009-12-22 17:44:41
870 
目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下,且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此,筆者提出一種多DSP+FPGA的
2010-11-27 10:35:05
1386 
講座內(nèi)容 DSP概述 DSP硬件設(shè)計(jì) DSP軟件設(shè)計(jì) DSP系統(tǒng)調(diào)試 關(guān)于SEED
2011-02-25 16:30:04
146 摘要:為了實(shí)現(xiàn)高速HDLC通訊協(xié)議,設(shè)計(jì)了DSP+FPGA結(jié)構(gòu)的485通訊接口,接口包括DSP、FPGA、485轉(zhuǎn)換等硬件電路,以及DSP與FPGA之間的數(shù)據(jù)交換程序和FPGA內(nèi)部狀態(tài)機(jī);其中DSP用于實(shí)現(xiàn)數(shù)據(jù)控制,FPGA用于實(shí)現(xiàn)HDLC通訊協(xié)議,DSP與FPGA之間采用XINTF方式,通過(guò)雙FI
2011-02-25 17:24:34
98 摘要:研究了一種基于DSP+FPGA結(jié)構(gòu)的跟蹤系統(tǒng),實(shí)現(xiàn)了對(duì)紅外成像目標(biāo)的實(shí)時(shí)跟蹤。硬件上以DSP為主控制器件,大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件(FPGA)為輔助控制器件;軟件算法以經(jīng)典相關(guān)匹配算法為基礎(chǔ),建立了相關(guān)置信度評(píng)估,模板更新,目標(biāo)丟失判斷以及目標(biāo)再捕獲
2011-02-27 15:42:32
64 摘要:本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上,提出了一種在性能、靈活性和性?xún)r(jià)比方面都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 關(guān)鍵詞:TD-SCDMA;基帶處理;DSP;FPGA
2011-03-02 01:38:41
60 System Generator 工具由 MathWorks 與 Xilinx 合作開(kāi)發(fā)而成,DSP 設(shè)計(jì)人員可使用 MATLAB 和Simulink 工具在 FPGA 內(nèi)進(jìn)行開(kāi)發(fā)和仿真來(lái)完善 DSP 設(shè)計(jì)。 該工具為系統(tǒng)級(jí) DSP 設(shè)計(jì)與 FPGA 硬件實(shí)現(xiàn)的融合起
2011-05-11 18:36:23
224 MIDI合成算法及其FPGA實(shí)現(xiàn).
2012-04-16 13:57:38
44 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中,信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì),DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:40
7272 
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案,闡述了該控制器硬件系統(tǒng)的組成,包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口
2012-07-27 16:20:31
36 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn),很好的資料,快來(lái)學(xué)習(xí)吧
2016-02-18 13:53:55
0 基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn)-2009。
2016-04-05 10:39:29
20 SVPWM算法優(yōu)化及其FPGA_CPLD實(shí)現(xiàn)
2016-04-13 15:42:35
18 基于DSP和FPGA的SVPWM算法及其在變頻調(diào)速中的應(yīng)用。
2016-04-18 09:47:49
20 空間矢量脈寬調(diào)制算法_SVPWM_的原理及其仿真研究
2016-03-30 18:24:14
14 CCD圖像的顏色插值算法研究及其FPGA實(shí)現(xiàn)
2016-08-29 15:02:03
12 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn)
2016-08-29 16:05:01
11 JPEG圖像壓縮編碼算法的DSP優(yōu)化實(shí)現(xiàn)_李世軍
2017-03-19 11:27:34
2 基于定點(diǎn)DSP的ART算法實(shí)現(xiàn)研究
2017-10-19 11:13:35
14 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:19
36 算法進(jìn)行深入研究,面向Xilinx K7 410T FPGA 芯片設(shè)計(jì)SHA-1算法實(shí)現(xiàn)結(jié)構(gòu),完成SHA-1算法編程,進(jìn)行測(cè)試和后續(xù)應(yīng)用。該算法在FPGA 上實(shí)現(xiàn),可以實(shí)現(xiàn)3.2G bit/s的吞吐
2017-10-30 16:25:54
4 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn),從實(shí)際應(yīng)用出發(fā),設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿(mǎn)足不同的信號(hào)處理任務(wù)需求,FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:40
2373 
MQ編碼是一種無(wú)損數(shù)據(jù)壓縮技術(shù),已被JPEG2000標(biāo)準(zhǔn)采用,其高復(fù)雜度成為JPEG2000系統(tǒng)實(shí)現(xiàn)的速度瓶頸。本文在分析MQ編碼算法軟件流程的基礎(chǔ)上提出了一種優(yōu)化的基于流水線(xiàn)處理的MQ編碼算法;并利用Xilinx FPGA的可編程特性詳細(xì)地將此算法模塊化,最后實(shí)現(xiàn)仿真驗(yàn)證。
2017-11-17 17:09:01
2964 本文主要介紹了一種基于DSP+FPGA的實(shí)時(shí)圖像去霧增強(qiáng)系統(tǒng)設(shè)計(jì),FPGA通常作為一種調(diào)度使用,圖像處理算法實(shí)現(xiàn)主要靠高速處理信號(hào)處理芯片DSP完成,在跟蹤等領(lǐng)域圖像數(shù)據(jù)只需單向進(jìn)入DSP,處理后輸出相應(yīng)參數(shù)即可,在實(shí)時(shí)視頻圖像處理中大量圖像數(shù)據(jù)只需通過(guò)EMIF輸入,且輸出數(shù)據(jù)量較小可以實(shí)時(shí)完成。
2017-12-25 10:24:21
3380 
本文主要介紹了一種基于DSP+FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),DSP-BF561作為主處理器,負(fù)責(zé)整個(gè)算法的調(diào)度和數(shù)據(jù)流的控制,完成圖像數(shù)據(jù)的采集與顯示及核心算法的實(shí)現(xiàn),FPGA作為DSP的協(xié)處理器,依托其高度的并行處理能力,完成圖像預(yù)處理中大量的累乘加運(yùn)算。實(shí)驗(yàn)證明系統(tǒng)達(dá)到了實(shí)時(shí)性要求。
2017-12-25 10:39:47
4504 
FIR的FPGA實(shí)現(xiàn)及其Quartus_與MATLAB仿真_王旭東
2018-04-12 16:53:25
11 與FPGA結(jié)合在一起,組成DSP+FPGA架構(gòu),實(shí)現(xiàn)了需求獨(dú)特、靈活、功能強(qiáng)大的DSP+FPGA高速數(shù)據(jù)采集處理系統(tǒng)。
2020-02-12 13:42:30
3657 當(dāng)用Matlab完成數(shù)字信號(hào)處理算法仿真后,如何在DSP芯片上實(shí)時(shí)實(shí)現(xiàn),是電氣信息類(lèi)大學(xué)生需要掌握的一項(xiàng)重要的工程實(shí)踐能力。在仿真過(guò)程中,有算法移植、DSP工程建立和算法實(shí)現(xiàn)這三個(gè)關(guān)鍵環(huán)節(jié)。本文介紹
2020-09-10 16:08:12
32 本文檔的主要內(nèi)容詳細(xì)介紹的是如何進(jìn)行DSP的軟件編程及使用算法實(shí)現(xiàn)的學(xué)習(xí)教程說(shuō)明包括了: DSP應(yīng)用系統(tǒng)的一般開(kāi)發(fā)流程,DSP與MCS51、PC硬件結(jié)構(gòu)對(duì)算法的影響,針對(duì)不同的算法來(lái)選擇DsP與編程語(yǔ)言,DSP常用算法簡(jiǎn)介,DSP算法的仿真,DSP算法的移植與實(shí)現(xiàn)。
2020-09-16 17:49:00
17 為了改善紅外圖像的成像質(zhì)量,根據(jù)紅外圖像的特點(diǎn),提出了一種改進(jìn)的拉普拉斯銳化算法——受限拉普拉斯銳化算法,并采用DSP+FPGA的架構(gòu)進(jìn)行實(shí)時(shí)處理。對(duì)普通拉氏銳化算法和受限拉氏銳化算法的處理效果進(jìn)行比較。受限拉氏銳化算法有效地控制了圖像的噪聲,使處理后的圖像邊緣更加清晰,又保護(hù)了圖像的細(xì)節(jié)。
2021-01-25 16:04:00
6 框架結(jié)構(gòu),提出了一種高度并行、緊湊流水線(xiàn)的FPGA實(shí)現(xiàn)方案.用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了編碼,在QuARTuSⅡ集成開(kāi)發(fā)環(huán)境下,進(jìn)行了仿真驗(yàn)證,并寫(xiě)入FPGA芯片,實(shí)現(xiàn)了“十字”形運(yùn)動(dòng)估計(jì)算法.經(jīng)測(cè)試表明:該設(shè)計(jì)方案搜索高效、邏輯簡(jiǎn)潔,對(duì)比全搜索法占用硬件資源較小
2021-02-03 14:46:00
12 該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上,介紹了順序形態(tài)變換硬件實(shí)現(xiàn)的圖像處理系統(tǒng).該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu),利用FPGA的可重構(gòu)特性將其中一片FPGA作為協(xié)處理器可以實(shí)現(xiàn)不同的圖像處理
2021-04-01 11:21:46
8 面向硬件實(shí)現(xiàn)的HEVC幀內(nèi)編碼快速算法
2021-06-21 16:30:15
10
評(píng)論