一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

仿真反射詳解:DDR3的時(shí)鐘信號(hào)

電子設(shè)計(jì) ? 來(lái)源:一博科技 ? 作者:一博科技 ? 2021-04-19 11:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一些經(jīng)驗(yàn)公式

在上面給大家展示的這張圖其實(shí)是非常有代表意義的:

pIYBAGB8--iAHpFfAAEgbJg-iLQ093.png

這是一個(gè)1GHz的信號(hào),上升沿大概在0.1ns左右。大家想到了什么?

是的,DDR3的時(shí)鐘信號(hào)。

五倍頻諧波合成一個(gè)波形,上升沿時(shí)間為信號(hào)周期的十分之一,符合我們一切對(duì)信號(hào)完整性的預(yù)期。

該信號(hào)五倍頻率處的這個(gè)諧波稱之為最高次有效諧波,我們前文中說(shuō)的集總參數(shù)與分布參數(shù)界限的λ/20,指的就是最高次有效諧波的λ/20。所以一個(gè)1GHz的信號(hào)(注意這里說(shuō)的是信號(hào),不是正弦波),通常他的λ/20是60mil。

但是否每個(gè)波形的最高次有效諧波都是信號(hào)的五倍頻呢?并不一定,大家看下面兩幅圖:

xiangjieer02.png

xiangjieer03.png

這是兩個(gè)頻率為500MHz的信號(hào),他們周期相等,幅值也相等,但是上升沿不一樣。很明顯,上升沿較抖的紅色信號(hào)直到9倍頻處還有較為明顯的頻率分量,而上升沿較緩的藍(lán)色信號(hào)在三倍頻以后的頻率分量就非常少了。

什么時(shí)候會(huì)出現(xiàn)這種狀況呢,不是說(shuō)好了上升沿時(shí)間為信號(hào)周期的十分之一嗎?

由于工藝的不斷更新?lián)Q代,芯片的die電容不斷減小,現(xiàn)在大量的100MHz信號(hào)的上升沿達(dá)到了0.2ns甚至更少,高速先生不久前就碰到過(guò)66MHz的信號(hào)反射非常嚴(yán)重的。

同樣是因?yàn)楣に嚨脑?,按照上升沿時(shí)間為信號(hào)周期的十分之一計(jì)算的話,25Gbps信號(hào)的上升時(shí)間應(yīng)為8ps,臣妾做不到??!所以在802.3bj中,要求的25G信號(hào)的上升沿為9.6ps(20%-80%)。而在現(xiàn)在的高速無(wú)源鏈路上只關(guān)心到信號(hào)中心頻率的兩倍頻處,再高的頻率分量由芯片來(lái)給你保證了。

為了輔助我們得出最高次有效頻率,我們還有這些經(jīng)驗(yàn)公式:0.35/Tr,0.5/Tr??????其中Tr單位使用ns的話,得到的頻率為GHz,兩個(gè)公式的區(qū)別在于對(duì)最高次有效諧波定義的嚴(yán)格與否。

等等!各位看官不要走!如果您覺(jué)得這樣計(jì)算最高次有效諧波的波長(zhǎng)再除以二十再跟傳輸線長(zhǎng)度來(lái)進(jìn)行對(duì)比來(lái)判斷是集總參數(shù)還是分布參數(shù)再去決定是否考慮傳輸線效應(yīng)太麻煩的話,這里還有個(gè)最簡(jiǎn)單的:

xiangjieer04.png

就是這個(gè)了,如果上升時(shí)間小于六倍的傳輸延時(shí),我們需要考慮傳輸線效應(yīng),稱之為高速。

最后,讓我們來(lái)對(duì)比一下兩種方法算出來(lái)的分布參數(shù)與高速有何不同,拿我們最開(kāi)始的DDR3的波形舉例:

上升時(shí)間Tr為100ps;

高速的臨界條件為傳輸延時(shí)為16.6ps;

16.6ps傳輸?shù)拈L(zhǎng)度為100mil;

100mil為3GHz正弦波的λ/20;

3GHz約等于使用0.35/Tr來(lái)算最高次諧波3.5GHz;

如果使用0.5/Tr來(lái)算最高次諧波的話,他的最高次諧波為5GHz;

回到文章頂部看我們最開(kāi)始分享的那張圖??????

其實(shí)我們用有效頻率的二十分之波長(zhǎng)來(lái)定義分布/集總參數(shù)與用六分之上升時(shí)間來(lái)定義高速/低速信號(hào)是完全一樣的東西啊。

路的反射

文章未動(dòng),公式先行:

xiangjieer05.png

inc ──入射 trans ──傳輸 refl── 反射

當(dāng)信號(hào)穿越阻抗不連續(xù)的點(diǎn)時(shí),會(huì)產(chǎn)生反射電壓與電流,從而使得分界面兩邊的電壓和電流相等(基爾霍夫定律)。
這樣就有如下公式:

fanshegongshi01.jpg

其中,由歐姆定律有:

fanshegongshi02.jpg

將基爾霍夫電流定律的電流用V/Z替代后:

fanshegongshi03.jpg

將V_trans替換后:

fanshegongshi04.jpg

由該公式我們可以得出:
反射系數(shù)

fanshegongshi05.jpg

傳輸系數(shù)

fanshegongshi06.jpg

在這里給大家自爆一下高速先生小時(shí)候?qū)W習(xí)過(guò)程中做過(guò)的筆記:

xiangjieer06.png

xiangjieer07.png

對(duì)于理工科來(lái)說(shuō),一些從數(shù)學(xué)上去理解問(wèn)題的過(guò)程是必不可少,也是最直觀的。

高速先生也和大家一樣,學(xué)習(xí)反射都是從手算反彈圖開(kāi)始的。同樣的,小高速先生 在畫(huà)出反彈圖之后曾經(jīng)覺(jué)得自己懂反射了。

可是轉(zhuǎn)念一想,還是發(fā)現(xiàn)了很多無(wú)法理解的問(wèn)題:

為什么測(cè)試時(shí)在通道中間測(cè)試到的波形有回溝,而在終端測(cè)試到的波形又是好的?

Breakout區(qū)域有一次阻抗不連續(xù),但走出該區(qū)域之后,走線從細(xì)變寬,會(huì)增加一次反射,那是不是全程按照breakout區(qū)域走線會(huì)比較好?源端匹配電阻是不是也增加了一次反射?

xiangjieer08.png

是的,其實(shí)這些用一句“傳輸線很短的時(shí)候反射掩蓋在上升沿中了”就可以解釋。但是到底是怎么掩蓋在上升沿中的?

我們發(fā)現(xiàn)在上方的反彈圖中傳輸延時(shí)遠(yuǎn)遠(yuǎn)大于信號(hào)的上升時(shí)間,在計(jì)算反射時(shí)我們用的電壓實(shí)際上是信號(hào)高電平的電壓,并沒(méi)有關(guān)注上升沿過(guò)程中其他電平的狀態(tài),但實(shí)際上的情況并不是這樣,可是如果我們?nèi)绻焉仙氐臓顟B(tài)加入算式中,那這游戲可就沒(méi)法玩了。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    284

    瀏覽量

    43157
  • 諧波
    +關(guān)注

    關(guān)注

    7

    文章

    873

    瀏覽量

    42760
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【RK3568+PG2L50H開(kāi)發(fā)板實(shí)驗(yàn)例程】FPGA部分 | DDR3 讀寫(xiě)實(shí)驗(yàn)例程

    ? 本原創(chuàng)文章由深圳市小眼睛科技有限公司創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處(www.meyesemi.com) 1.實(shí)驗(yàn)簡(jiǎn)介 實(shí)驗(yàn)?zāi)康模?完成 DDR3 的讀寫(xiě)測(cè)試。 實(shí)驗(yàn)環(huán)境
    發(fā)表于 07-10 10:46

    在Vivado調(diào)用MIG產(chǎn)生DDR3的問(wèn)題解析

    下面是調(diào)用的DDR3模塊的,模塊的倒數(shù)第二行是,模塊的時(shí)鐘輸入,時(shí)鐘源來(lái)自PLL產(chǎn)生的系統(tǒng)時(shí)鐘的倍頻。
    的頭像 發(fā)表于 05-03 10:21 ?584次閱讀
    在Vivado調(diào)用MIG產(chǎn)生<b class='flag-5'>DDR3</b>的問(wèn)題解析

    TPS51116 完整的DDR、DDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數(shù)據(jù)手冊(cè)

    TPS51116為 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3
    的頭像 發(fā)表于 04-29 16:38 ?387次閱讀
    TPS51116 完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數(shù)據(jù)手冊(cè)

    DDR模塊的PCB設(shè)計(jì)要點(diǎn)

    在高速PCB設(shè)計(jì)中,DDR模塊是絕對(duì)繞不過(guò)去的一關(guān)。無(wú)論你用的是DDR、DDR2還是DDR3,只要設(shè)計(jì)不規(guī)范,后果就是——信號(hào)
    的頭像 發(fā)表于 04-29 13:51 ?1133次閱讀
    <b class='flag-5'>DDR</b>模塊的PCB設(shè)計(jì)要點(diǎn)

    TPS51216-EP 增強(qiáng)型產(chǎn)品 完整的 DDR2、DDR3DDR3L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊(cè)

    TPS51216-EP 以最低的總成本和最小的空間為 DDR2、DDR3DDR3L 內(nèi)存系統(tǒng)提供完整的電源。它將同步降壓穩(wěn)壓控制器 (VDDQ) 與 2A 灌/拉跟蹤 LDO (VTT) 和緩
    的頭像 發(fā)表于 04-26 11:12 ?305次閱讀
    TPS51216-EP 增強(qiáng)型產(chǎn)品 完整的 <b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b> 和 <b class='flag-5'>DDR3</b>L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊(cè)

    DDR3 SDRAM配置教程

    DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產(chǎn)品,相較于DDR2,
    的頭像 發(fā)表于 04-10 09:42 ?2989次閱讀
    <b class='flag-5'>DDR3</b> SDRAM配置教程

    燦芯半導(dǎo)體推出DDR3/4和LPDDR3/4 Combo IP

    燦芯半導(dǎo)體(上海)股份有限公司(燦芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平臺(tái)的DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協(xié)議兼容性,支持DDR3
    的頭像 發(fā)表于 03-21 16:20 ?465次閱讀

    初次使用XC7A35T-FGG484做設(shè)計(jì),用的是25MHZ有源晶振,有源晶振3.3V供電,DDR3的供電1.35V,現(xiàn)在接上晶振后,DDR3的供電變成1.8V

    初次使用XC7A35T-FGG484做設(shè)計(jì),用的是25MHZ有源晶振,有源晶振3.3V供電,DDR3的供電1.35V,現(xiàn)在接上晶振后,DDR3的供電變成1.8V 求助怎么解決。
    發(fā)表于 03-21 14:25

    DDR內(nèi)存控制器的架構(gòu)解析

    DDR內(nèi)存控制器是一個(gè)高度集成的組件,支持多種DDR內(nèi)存類型(DDR2、DDR3、DDR3L、LPDDR2),并通過(guò)精心設(shè)計(jì)的架構(gòu)來(lái)優(yōu)化內(nèi)存
    的頭像 發(fā)表于 03-05 13:47 ?1752次閱讀
    <b class='flag-5'>DDR</b>內(nèi)存控制器的架構(gòu)解析

    三大內(nèi)存原廠或?qū)⒂?025年停產(chǎn)DDR3/DDR4

    據(jù)報(bào)道,業(yè)內(nèi)人士透露,全球三大DRAM內(nèi)存制造商——三星電子、SK海力士和美光,有望在2025年內(nèi)正式停產(chǎn)已有多年歷史的DDR3DDR4兩代內(nèi)存。 隨著技術(shù)的不斷進(jìn)步和消費(fèi)級(jí)平臺(tái)的更新?lián)Q代
    的頭像 發(fā)表于 02-19 11:11 ?1671次閱讀

    DDR3DDR4、DDR5的性能對(duì)比

    DDR3DDR4、DDR5是計(jì)算機(jī)內(nèi)存類型的不同階段,分別代表第三代、第四代和第五代雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。以下是它們之間的性能對(duì)比: 一、速度與帶寬 DDR3
    的頭像 發(fā)表于 11-29 15:08 ?1w次閱讀

    DDR內(nèi)存與SDRAM的區(qū)別 DDR4內(nèi)存與DDR3內(nèi)存哪個(gè)好

    系統(tǒng)總線同步工作,以提高數(shù)據(jù)傳輸效率。 DDR (Double Data Rate) :雙倍速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,是SDRAM的后繼者,它通過(guò)在時(shí)鐘周期的上升沿和下降沿都進(jìn)行數(shù)據(jù)傳輸來(lái)實(shí)現(xiàn)雙倍
    的頭像 發(fā)表于 11-29 14:57 ?3593次閱讀

    DDR5內(nèi)存的工作原理詳解 DDR5和DDR4的主要區(qū)別

    DDR5內(nèi)存的工作原理詳解 1. DDR5內(nèi)存簡(jiǎn)介 DDR5(Double Data Rate 5)是第五代雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。它是
    的頭像 發(fā)表于 11-22 15:38 ?4683次閱讀

    如何選擇DDR內(nèi)存條 DDR3DDR4內(nèi)存區(qū)別

    隨著技術(shù)的不斷進(jìn)步,計(jì)算機(jī)內(nèi)存技術(shù)也在不斷發(fā)展。DDR(Double Data Rate)內(nèi)存條作為計(jì)算機(jī)的重要組成部分,其性能直接影響到電腦的運(yùn)行速度和穩(wěn)定性。DDR3DDR4是目前市場(chǎng)上最常
    的頭像 發(fā)表于 11-20 14:24 ?6064次閱讀

    DDR3寄存器和PLL數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《DDR3寄存器和PLL數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-23 11:06 ?2次下載
    <b class='flag-5'>DDR3</b>寄存器和PLL數(shù)據(jù)表