以下文章來源于Semika ，作者Semika

本文解釋了封裝技術(shù)的不同級別、不同制造，和封裝技術(shù)演變過程。

制造完成的裸芯片是非常易碎的。所以，使用合適的包裝以確保包裹完好，可以進行無損地移動和使用，是至關(guān)重要的步驟。聚苯乙烯泡沫塑料、泡沫包裝和金屬外殼都可以用作包裹芯片的材料。

封裝是半導體制造過程的關(guān)鍵階段，可以保護芯片免受機械和化學損傷。然而，半導體封裝的作用并不局限于保護，與外部進行線路連接，對多種芯片進行重新組合裝配，這些同樣非常重要。

封裝工藝的四個層次

電子封裝技術(shù)關(guān)系到器件的硬件結(jié)構(gòu)。這些硬件結(jié)構(gòu)由有源元件(如半導體)和無源元件(包括電阻器和電容器)組成。

有源元件：由于電路實現(xiàn)而執(zhí)行某種功能的器件，如半導體存儲器或邏輯半導體。

無源元件：一種沒有主動功能的裝置，如放大或轉(zhuǎn)換電能。

電容器：儲存電子并因此提供電容量的元件。

電子封裝是一項非常廣泛的技術(shù)，可以分為四個不同的級別，從0級到3級封裝。如下圖所示：

圖1

0級封裝：整個半導體封裝過程的開始，其中包括通過鋸片分離芯片。

1級封裝：芯片級封裝

2級封裝：將芯片安裝到模塊或卡上

3級封裝：將與芯片和模塊安裝在一起的卡安裝到系統(tǒng)板上。

從廣義上講，這整個過程通常被稱為“封裝”或“組裝”。然而，在半導體行業(yè)，半導體封裝一般只指晶圓鋸切和芯片級封裝的過程。

封裝通常采用細間距球柵陣列(FBGA)或薄小輪廓封裝(TSOP)的形式，如圖2所示。當FBGA上的焊料和TSOP上的引線充當引腳時，這些封裝允許芯片與外部組件進行電氣和機械連接。

焊料：一種能在低溫下熔化的金屬，既能電結(jié)合又能機械結(jié)合。

引線：從電子電路或元件的端子上伸出來連接到電路板上的導線。

圖2

封裝的功能和作用

半導體封裝的四個主要作用：機械保護、電氣連接、機械連接和散熱。

圖3

芯片是由數(shù)百種晶圓工藝制成的，以實現(xiàn)各種功能，但它們的基礎(chǔ)材料是硅。硅本身就像一塊玻璃一樣容易破碎，經(jīng)過多次晶圓加工后形成的結(jié)構(gòu)也同樣容易受到機械和化學損傷。因此，封裝材料對保護芯片至關(guān)重要。

此外，半導體封裝負責將芯片與系統(tǒng)進行電氣和機械連接。該封裝將芯片與系統(tǒng)電連接起來，為芯片提供電力，同時也為信號的輸入和輸出創(chuàng)造了一條途徑。同時，芯片需要外界進行可靠的機械連接，以確保它們在使用過程中與系統(tǒng)保持物理連接。

同時，封裝需要快速散熱半導體芯片和器件產(chǎn)生的熱量。當半導體產(chǎn)品工作時，電流就會流動。這不可避免地會產(chǎn)生阻力，然后產(chǎn)生熱量。如果半導體封裝不能有效地散熱，芯片可能會過熱，導致內(nèi)部晶體管過熱而無法工作。因此，半導體封裝有效散熱是必不可少的。隨著半導體產(chǎn)品的發(fā)展速度越來越快，功能越來越多，封裝的冷卻功能變得越來越重要。

半導體封裝的發(fā)展趨勢

半導體封裝技術(shù)多年來的六大發(fā)展趨勢如下圖。

圖4

首先，由于散熱（thermal Dissipation)已經(jīng)成為封裝過程中的一個重要因素，導熱性好的材料和能有效散熱的封裝結(jié)構(gòu)已經(jīng)被開發(fā)出來。

導熱系數(shù)：一種測量熱量從高溫區(qū)域轉(zhuǎn)移到鄰近的較低溫度區(qū)域而不涉及物質(zhì)運動的方法。

能夠支持高速電信號傳輸(Hight-Speed Signal Transmission)的封裝技術(shù)也是一個重要的趨勢，因為封裝可以限制半導體產(chǎn)品的速度。例如，如果可以達到每秒20千兆比特(Gbps)速度的半導體芯片或設(shè)備與只能支持2gbps的半導體封裝連接，系統(tǒng)將感知到半導體具有2gbps的速度。無論芯片的速度有多快，半導體產(chǎn)品的速度都受到封裝的極大影響，因為通往系統(tǒng)的電子路徑是在封裝中創(chuàng)建的。這強調(diào)了芯片速度的提高需要遵循半導體封裝的技術(shù)進步，以實現(xiàn)高傳輸速度。這尤其適用于人工智能和5G無線通信技術(shù)。鑒于此，諸如倒裝芯片封裝和硅通孔(TSV)等封裝技術(shù)已被開發(fā)出來，以支持高速電信號傳輸。

倒裝芯片：一種將芯片和襯底電連接起來的互連技術(shù)。

硅通孔(TSV)：一種垂直互連通道，完全穿過硅晶片或硅片，使硅晶片堆疊。

3D封裝技術(shù)已成為半導體封裝領(lǐng)域的革命性發(fā)展。3D封裝是將多個芯片組合成一個封裝來實現(xiàn)一個系統(tǒng)的一種封裝方式。

小型化也是一種趨勢，即縮小半導體器件尺寸。隨著半導體產(chǎn)品在移動甚至可穿戴產(chǎn)品中的應(yīng)用，小型化正成為客戶的重要要求。為了滿足這一需求，已經(jīng)開發(fā)了許多技術(shù)來減小包裝尺寸。

此外，半導體產(chǎn)品越來越多地用于各種環(huán)境。除了健身房、辦公室或家庭等日常環(huán)境外，它們還用于熱帶雨林、極地地區(qū)、深海甚至太空。由于封裝的基本作用是保護半導體芯片和器件，因此有必要開發(fā)高可靠性的封裝技術(shù)，使這些半導體產(chǎn)品能夠在這些極端環(huán)境中正常工作。

最后，由于半導體封裝是最終產(chǎn)品，因此開發(fā)制造成本低且能滿足所需功能的封裝技術(shù)非常重要。

除了上面提到的專注于推進封裝技術(shù)特定作用的趨勢外，封裝發(fā)展背后的另一個驅(qū)動力是半導體行業(yè)的整體發(fā)展。下圖中，紅線表示自20世紀70年代以來組裝過程中PCB10特征尺寸的變化，綠線表示晶圓上CMOS晶體管特征尺寸的變化。特征尺寸的減小允許在PCB和晶圓上繪制更小的圖案。

圖5

在20世紀70年代，pcb和晶圓的特征尺寸差異相對較小。然而，今天的晶圓正在大規(guī)模生產(chǎn)，CMOS晶體管的特征尺寸正在發(fā)展到小于10納米(nm)，而pcb的特征尺寸仍然在100微米(um)范圍內(nèi)。這一差距在過去幾十年里顯著擴大。

由于PCB的特征尺寸沒有太大變化。而光刻技術(shù)的進步，CMOS晶體管的特征尺寸急劇縮小，擴大了與pcb的尺寸差距。半導體封裝必須補償PCB和晶圓之間的這種差異。在過去，這種特征尺寸的差異并不顯著，因此可以使用通孔技術(shù)，即半導體封裝的引線插入pcb的插座中，例如雙列直插式封裝(DIP)。隨著差距越來越大，出現(xiàn)了引線連接到電路板表面的技術(shù)，例如TSOP，這是一種表面貼裝技術(shù)(SMT)。隨后，諸如球柵陣列(BGA)、倒裝芯片、扇形晶圓級芯片級封裝(WLCSP)14和通硅孔(TSV)等封裝技術(shù)相繼開發(fā)出來，以彌補晶圓和板尺寸之間日益擴大的差距。

芯片封裝的開發(fā)過程

下圖顯示了一個新芯片的封裝開發(fā)過程。

圖6

通常，在制造半導體產(chǎn)品時，芯片和封裝的設(shè)計是一起開發(fā)的，因此它們的特性可以全面優(yōu)化。出于這個原因，封裝部門在設(shè)計芯片之前要考慮芯片是否可封裝。在可行性研究期間，對封裝的設(shè)計進行了粗略的測試，因此可以分析電氣，熱學和結(jié)構(gòu)評估，以確保在實際的批量生產(chǎn)階段不會出現(xiàn)問題。

封裝部門根據(jù)封裝的臨時設(shè)計和分析結(jié)果，向芯片設(shè)計者反饋封裝的可行性。完成封裝可行性研究后，芯片設(shè)計才算完成。這個過程之后是晶圓制造。當晶圓正在制造時，封裝部門設(shè)計封裝生產(chǎn)所需的基板或引線框架，并通過執(zhí)行后端工藝的公司進行生產(chǎn)。同時，封裝工藝的工具也會提前準備好，在晶圓測試完成后，當晶圓送到封裝部門后，立即開始封裝生產(chǎn)。