在高功率電子設(shè)計(jì)中，為了滿足更大的電流需求和提升系統(tǒng)可靠性，常常需要將多個(gè)MOSFET器件并聯(lián)使用。

然而，MOSFET的并聯(lián)應(yīng)用并非簡(jiǎn)單的器件堆疊，它涉及諸多技術(shù)挑戰(zhàn)，如電流均衡、熱管理和驅(qū)動(dòng)匹配等。本文將從專業(yè)的角度，詳細(xì)探討MOSFET并聯(lián)在高功率設(shè)計(jì)中的原理、挑戰(zhàn)、解決方案和實(shí)際應(yīng)用。

隨著電力電子技術(shù)的快速發(fā)展，MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）以其開(kāi)關(guān)速度快、導(dǎo)通電阻低和驅(qū)動(dòng)簡(jiǎn)單等優(yōu)勢(shì)，廣泛應(yīng)用于開(kāi)關(guān)電源、逆變器和電機(jī)驅(qū)動(dòng)等領(lǐng)域。在高功率應(yīng)用中，單個(gè)MOSFET可能無(wú)法承受所需的高電流或功率，因此，采用多個(gè)MOSFET并聯(lián)的方式成為常見(jiàn)的解決方案。然而，MOSFET并聯(lián)涉及復(fù)雜的電氣和熱設(shè)計(jì)挑戰(zhàn)，必須謹(jǐn)慎處理。

MOSFET并聯(lián)電機(jī)驅(qū)動(dòng)

電路的MCU是輸出直流信號(hào)，但它的驅(qū)動(dòng)能力是有限的，如需要驅(qū)動(dòng)較大功率MOS管，來(lái)產(chǎn)生大電流驅(qū)動(dòng)電機(jī)，設(shè)計(jì)占空比大小比例達(dá)到調(diào)整轉(zhuǎn)速目的。

電機(jī)驅(qū)動(dòng)主要采用N溝道MOSFET構(gòu)建H橋驅(qū)動(dòng)電路，H橋是典型的直流電機(jī)控制電路，因?yàn)樗碾娐吠庑晤愃谱帜窰，故曰“H 橋”。4個(gè)開(kāi)關(guān)MOS組成H的4條垂直腿，而電機(jī)就是H中的橫杠。為使電機(jī)正常運(yùn)轉(zhuǎn)，電路要求對(duì)角線上的一對(duì)MOS是導(dǎo)通的，應(yīng)用不同電流方向來(lái)達(dá)到控制電機(jī)正反轉(zhuǎn)的目的。

MOSFET應(yīng)用選型

TOLL選型參數(shù)表

為了便于研究MOSFET并聯(lián)時(shí)的電流均流特性，進(jìn)行了簡(jiǎn)化處理，研究了以下MOSFET并聯(lián)時(shí)的均流特性。

MOSFET并聯(lián)面臨的挑戰(zhàn)

閾值電壓不匹配電流不均衡

由于制造工藝的差異，即使是同一批次的MOSFET，其閾值電壓（VTH）、導(dǎo)通電阻（RDS(on)）和跨導(dǎo)（gm）等參數(shù)也存在偏差。這些差異會(huì)導(dǎo)致并聯(lián)器件之間的電流分配不均，可能導(dǎo)致個(gè)別器件過(guò)載。

多管并聯(lián)應(yīng)用參數(shù)設(shè)計(jì)影響均流效果

當(dāng)并聯(lián)的兩個(gè)MOSFETs具有相同的參數(shù)，如內(nèi)在閾值電壓（Vth）、Rg和Ciss時(shí)，它們的開(kāi)通能量（Eon）和關(guān)斷能量（Eoff）非常相似，功率損耗的差距僅為0.01W。當(dāng)2號(hào)MOSFET被Vth較低的器件替換時(shí)，其Eon和Eoff顯著增大，功率損耗比Vth較高的1號(hào)MOSFET器件高出1.87W，如表1所示。

Two MOSFETs parallel Test Result (Ton=250ns, Toff=100ns, Fs=10KHz)▲

MOSFET開(kāi)關(guān)速度是影響電流平衡的另一個(gè)因素。在測(cè)試中，采用了更長(zhǎng)的開(kāi)通時(shí)間（Ton）和關(guān)斷時(shí)間（Toff），以及較高的外部驅(qū)動(dòng)電阻Rg，此時(shí)不同Vth的器件之間的功率損耗差距會(huì)變大，如表2所示。當(dāng)關(guān)斷時(shí)間為100ns時(shí)，Vth較低的2號(hào)MOSFET與1號(hào)MOSFET之間的總功率損耗差（包括開(kāi)關(guān)損耗和導(dǎo)通損耗）約為1.87W；而當(dāng)關(guān)斷時(shí)間為300ns時(shí)，功率損耗差距將增大到4.46W。其原因在于，當(dāng)關(guān)斷時(shí)間更長(zhǎng)時(shí)，兩個(gè)MOSFET的Vgs達(dá)到Vth的間隔時(shí)間變長(zhǎng)，從而使得功率損耗差距也變大。

根據(jù)測(cè)試結(jié)果，具有相同Vth值的MOSFET并聯(lián)時(shí)，MOSFET外部驅(qū)動(dòng)速度的快慢是實(shí)現(xiàn)更好電流平衡性能的關(guān)鍵因素。

Two MOSFETs Parallel Test Result (Ton=380ns, Toff=300ns, Fs=10KHz)▲

MOSFET柵極驅(qū)動(dòng)不匹配電流不平衡

驅(qū)動(dòng)參數(shù)的一致性，包括驅(qū)動(dòng)回路的電阻、電容和電感，是影響電流平衡特性的另一個(gè)因素。

當(dāng)兩個(gè)MOSFET并聯(lián)且其驅(qū)動(dòng)回路的電容不同，具有較大輸入電容（Ciss）的MOSFET的開(kāi)通時(shí)刻將比另一個(gè)MOSFET延遲，這會(huì)導(dǎo)致具有較大Ciss的MOSFET的開(kāi)通能量（Eon）較小。然而，關(guān)斷過(guò)程則不同，較大的Ciss會(huì)導(dǎo)致關(guān)斷時(shí)刻延遲，從而導(dǎo)致較大的關(guān)斷能量（Eoff）。

通常情況下，當(dāng)兩個(gè)MOSFET并聯(lián)時(shí)，具有較大Ciss的MOSFET的Eon較小，但Eoff較大。

MOSFET的輸入電容或驅(qū)動(dòng)回路對(duì)Eon和Eoff具有相反的影響。如果一個(gè)MOSFET的Ciss高于其他并聯(lián)MOSFET的Ciss，其Eon將減小，而Eoff則會(huì)增大。實(shí)際上，在某些條件下，Eon和Eoff的總和可以進(jìn)行權(quán)衡，進(jìn)而達(dá)到最小值。因此，不同Ciss對(duì)電流平衡的影響可以忽略不計(jì)，如圖1所示。在實(shí)際應(yīng)用中，建議Toff應(yīng)約為Ton的40%以實(shí)現(xiàn)最佳系統(tǒng)設(shè)計(jì)。

Ciss Variation Ratio vs Switching Loss Gap | 1 圖▲

驅(qū)動(dòng)參數(shù)優(yōu)化與電流共享

外部Rg選擇對(duì)電流平衡的影響

柵極驅(qū)動(dòng)回路的一致性將極大地影響電流平衡性能。驅(qū)動(dòng)回路應(yīng)保持一致，以滿足電流平衡的要求。其次，為了滿足系統(tǒng)效率的要求，開(kāi)關(guān)速度應(yīng)盡可能快。更快的開(kāi)關(guān)速度將導(dǎo)致并聯(lián)MOSFET之間的開(kāi)關(guān)損耗差距變小，如圖2所示。然而，快速的開(kāi)關(guān)速度可能會(huì)引發(fā)過(guò)大的電壓尖峰，如圖3所示，因此電流平衡特性和電壓尖峰之間存在權(quán)衡，在系統(tǒng)設(shè)計(jì)中應(yīng)找到平衡點(diǎn)。

Differences in Total Switch Losses Under Different Rg | 2 圖▲

Vds Spike Voltage vs Rgoff | 3 圖▲

結(jié)論

在高電流并聯(lián)應(yīng)用中，影響電流一致性的因素主要來(lái)自兩個(gè)方面：一是MOSFET參數(shù)的一致性，如Vth和Ciss；二是應(yīng)用中驅(qū)動(dòng)回路設(shè)計(jì)和功率回路設(shè)計(jì)的不一致性。對(duì)于MOSFET制造商來(lái)說(shuō)，控制生產(chǎn)工藝以獲得參數(shù)一致性至關(guān)重要。從應(yīng)用角度來(lái)看，合適的驅(qū)動(dòng)設(shè)計(jì)、一致的驅(qū)動(dòng)回路和功率回路電感設(shè)計(jì)同樣是確保電流一致性的關(guān)鍵因素。