一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

將2.5D/3DIC物理驗(yàn)證提升到更高水平

西門子EDA ? 來(lái)源:西門子EDA ? 2025-02-20 11:36 ? 次閱讀

1簡(jiǎn)介

高密度先進(jìn)封裝 (HDAP) 在各種最終用戶應(yīng)用中的采用率持續(xù)攀升。使用中介層(硅或有機(jī))的 2.5D 集成電路 (IC) 設(shè)計(jì)通常針對(duì)高端應(yīng)用,如軍事、航空航天和高性能計(jì)算,而類似臺(tái)積電集成扇出 (InFO) 封裝這樣的 3D 扇出封裝方法,則更側(cè)重于手機(jī)等大規(guī)模消費(fèi)應(yīng)用。此外,所有主流設(shè)計(jì)公司、晶圓代工廠和封測(cè)代工廠 (OSAT) 都在投資新一代技術(shù)——使用硅通孔 (TSV) 和混合鍵合的真正裸片堆疊。

2622cece-ef34-11ef-9310-92fbcf53809c.jpg

圖:HDAP 技術(shù)

伴隨 HDAP 設(shè)計(jì)的使用,電子設(shè)計(jì)自動(dòng)化 (EDA) 對(duì) HDAP 驗(yàn)證的支持也在同步發(fā)展。HDAP 驗(yàn)證解決方案解決了與 HDAP 驗(yàn)證相關(guān)的多個(gè)問(wèn)題:

用于封裝設(shè)計(jì)的裝配設(shè)計(jì)套件 (ADK) 的開(kāi)發(fā)

用于先進(jìn)封裝的裝配級(jí) LVS 的概念和要求

用于先進(jìn)封裝的布線后模擬仿真與數(shù)字靜態(tài)時(shí)序分析 (STA) 流程

在考慮裸片、封裝和裸片/封裝接口寄生效應(yīng)的同時(shí)生成 HDAP 系統(tǒng)級(jí)連接關(guān)系的選項(xiàng)

解決 3DIC 驗(yàn)證方法中面臨的數(shù)據(jù)不完整挑戰(zhàn)的驗(yàn)證選項(xiàng)

最簡(jiǎn)單形式的 HDAP 物理驗(yàn)證由兩項(xiàng)主要要求組成:

連接關(guān)系:驗(yàn)證多個(gè)裸片通過(guò)封裝/中介層布線正確連接

對(duì)齊:驗(yàn)證多個(gè)裸片在封裝/中介層頂面按預(yù)期對(duì)齊

2.5/3DIC 物理驗(yàn)證的這項(xiàng)基本定義通常被認(rèn)為是公認(rèn)的,這意味著最終客戶和生態(tài)系統(tǒng)合作伙伴(晶圓代工廠/OSAT 和 EDA 公司)都知道并理解基本要求。事實(shí)上,生態(tài)系統(tǒng)合作是開(kāi)發(fā) 3DIC 物理驗(yàn)證設(shè)計(jì)套件作為封裝 ADK 起點(diǎn)的驅(qū)動(dòng)力。

但是,隨著 3DIC 技術(shù)的進(jìn)步和設(shè)計(jì)公司不斷構(gòu)建更復(fù)雜的 HDAP 設(shè)計(jì),物理驗(yàn)證需求日漸擴(kuò)大。這類先進(jìn)物理驗(yàn)證要求將 3DIC 物理驗(yàn)證提升到更高水平。為了跟上步伐,EDA 供應(yīng)商正在擴(kuò)展其 3DIC 驗(yàn)證工具和策略方面的能力。

2Calibre 3DSTACK 物理驗(yàn)證

Calibre 3DSTACK 工具是專為 2.5/3DIC 和封裝設(shè)計(jì)而開(kāi)發(fā)的自動(dòng)化物理驗(yàn)證系統(tǒng)。它已在整個(gè)生態(tài)系統(tǒng)中被 OSAT、晶圓代工廠和設(shè)計(jì)公司廣泛采用,并支持許多裸片封裝設(shè)計(jì)(包括西門子自己的硬件加速器技術(shù))成功進(jìn)入市場(chǎng),同時(shí)避免了昂貴的重新設(shè)計(jì)。利用 Calibre 3DSTACK 工具,設(shè)計(jì)人員可以對(duì)任意工藝節(jié)點(diǎn)的完整多裸片系統(tǒng)執(zhí)行 signoff 設(shè)計(jì)規(guī)則檢查 (DRC) 和 LVS 驗(yàn)證,而無(wú)需中斷當(dāng)前的工具流程,也不需要新的數(shù)據(jù)格式。

作為持續(xù)提高工具和驗(yàn)證過(guò)程的效率及準(zhǔn)確性的舉措之一,關(guān)鍵的對(duì)齊檢查功能得到了強(qiáng)化,并增加了創(chuàng)新的預(yù)檢模式,以支持設(shè)計(jì)人員在運(yùn)行 signoff 之前查找并消除選定的錯(cuò)誤。

裸片/中介層對(duì)齊檢查

對(duì)齊檢查是 3DIC 驗(yàn)證期間執(zhí)行的基本步驟之一。Calibre 3DSTACK 重疊和中心檢查都能驗(yàn)證位于封裝/中介層頂面的多個(gè)裸片是否按預(yù)期對(duì)齊。重疊檢查確定兩個(gè)交互裸片的焊盤(pán)之間是否有足夠的重疊,而中心檢查則分析焊盤(pán)對(duì)的中心,以檢查是否有任何錯(cuò)位。雖然這兩種檢查都能準(zhǔn)確涵蓋對(duì)齊檢查的基本要求,但調(diào)試和修復(fù)這些檢查所識(shí)別的錯(cuò)誤可能頗具挑戰(zhàn)性。

262eff96-ef34-11ef-9310-92fbcf53809c.jpg

圖:基本重疊和中心檢查

中介層至裸片檢查中的誤報(bào)

對(duì)于在中介層頂面有多個(gè)裸片的 2.5D 裝配或設(shè)計(jì)而言,基本重疊或中心檢查一次僅檢測(cè)/檢查一個(gè)裸片,這可能導(dǎo)致實(shí)際被其他裸片覆蓋的中介層焊盤(pán)出現(xiàn)誤報(bào)。

263bb04c-ef34-11ef-9310-92fbcf53809c.jpg

圖:基本重疊檢查中由于布置在中介層上

但未包括在檢查范圍內(nèi)的額外裸片而導(dǎo)致的誤報(bào)

增強(qiáng)型重疊和中心檢查會(huì)自動(dòng)檢測(cè)與給定中介層交互的所有裸片,并且一次檢查中介層焊盤(pán)與所有裸片焊盤(pán)的重疊/中心,從而消除這類誤報(bào)。

264c58fc-ef34-11ef-9310-92fbcf53809c.jpg

圖:添加智能功能消除了

增強(qiáng)型重疊和中心檢查由于多個(gè)裸片而導(dǎo)致的誤報(bào)

雖然基本檢查和增強(qiáng)型檢查具有相同的名稱,但它們的語(yǔ)法不同。當(dāng)一個(gè)裝配中的兩個(gè)交互級(jí)別只有一個(gè)裸片時(shí),基本檢查功能就足夠了。但是,當(dāng)中介層的同一級(jí)別(即同一層中)具有多個(gè)裸片時(shí),應(yīng)使用增強(qiáng)型檢查。

調(diào)試中心檢查錯(cuò)位錯(cuò)誤

即使沒(méi)有誤報(bào),調(diào)試中心檢查錯(cuò)誤也可能頗具挑戰(zhàn)性,尤其當(dāng)違規(guī)是由于輕微錯(cuò)位引起時(shí)。設(shè)計(jì)人員必須手動(dòng)計(jì)算兩個(gè)焊盤(pán)上的凸塊中心,并測(cè)量差異以糾正錯(cuò)誤。

為了簡(jiǎn)化中心檢查錯(cuò)位錯(cuò)誤的調(diào)試,Calibre 3DSTACK 為增強(qiáng)型中心檢查提供了一種功能,生成指向用于測(cè)量的焊盤(pán)中心的特殊標(biāo)記/提示,從而使錯(cuò)位在調(diào)試過(guò)程中變得明晰可見(jiàn)。

265d07c4-ef34-11ef-9310-92fbcf53809c.jpg

圖:用于中心檢查錯(cuò)位錯(cuò)誤的標(biāo)記

有助于設(shè)計(jì)人員快速、準(zhǔn)確地調(diào)試這些錯(cuò)誤

用于帶有文本的凸塊的中心檢查

傳統(tǒng)上,設(shè)計(jì)團(tuán)隊(duì)會(huì)對(duì)指定裸片層的所有凸塊/焊盤(pán)應(yīng)用中心檢查。但是,設(shè)計(jì)人員通常對(duì)檢測(cè)帶有文本的凸塊中的錯(cuò)位特別感興趣,這些凸塊代表用于連接關(guān)系目的的管腳。

基本的中心檢查不會(huì)執(zhí)行這種類型的篩選,但設(shè)計(jì)人員可利用增強(qiáng)型中心檢查,僅對(duì)帶有文本的焊盤(pán)應(yīng)用中心檢查。

26689486-ef34-11ef-9310-92fbcf53809c.jpg

圖:設(shè)計(jì)人員可利用選擇性篩選

僅對(duì)帶有文本的焊盤(pán)應(yīng)用中心檢查

33DIC 物理驗(yàn)證的數(shù)據(jù)準(zhǔn)備

許多設(shè)計(jì)團(tuán)隊(duì)在 3DIC 驗(yàn)證流程中面臨的挑戰(zhàn)之一是,有效地管理不完整的數(shù)據(jù)和不正確的設(shè)置。這些問(wèn)題可能各不相同,包括:輸入中缺失數(shù)據(jù),缺失對(duì)齊檢查導(dǎo)致未被檢測(cè)到的裸片到裸片對(duì)齊問(wèn)題,以及系統(tǒng)級(jí)設(shè)計(jì)缺陷導(dǎo)致高錯(cuò)誤數(shù)的系統(tǒng)性問(wèn)題。系統(tǒng)性問(wèn)題包括版圖和源之間的管腳名稱差異,或規(guī)則集中的文本附件語(yǔ)句缺失/定義錯(cuò)誤等,這兩種問(wèn)題都會(huì)產(chǎn)生虛假的連接關(guān)系檢查違規(guī),需要進(jìn)行不必要的調(diào)試迭代。

為了極大限度減少這些影響,Calibre 3DTSTACK 工具提供了一種創(chuàng)新的預(yù)檢模式,設(shè)計(jì)人員可利用此模式在調(diào)用 Calibre 3D STACK signoff 運(yùn)行之前捕獲任何明顯的設(shè)置/數(shù)據(jù)問(wèn)題。盡管裸片在 3D 堆疊階段之前已完成流片,但這種預(yù)檢模式有助于在 Calibre 3DSTACK signoff 運(yùn)行前捕捉任何早期、系統(tǒng)性的系統(tǒng)級(jí)/多裸片集成問(wèn)題。Calibre 3DSTACK 預(yù)檢模式包括多個(gè)用于檢測(cè)數(shù)據(jù)和設(shè)置問(wèn)題的過(guò)程。

源網(wǎng)表檢查

源網(wǎng)表檢查檢測(cè)并報(bào)告源網(wǎng)表語(yǔ)法問(wèn)題,并驗(yàn)證源到版圖的正確映射。版圖與源裸片之間缺少映射定義或映射定義不正確,可能導(dǎo)致流程終止和/或產(chǎn)生虛假的連接關(guān)系檢查違規(guī)。

檢查帶有文本的焊盤(pán)

在 Calibre 3DSTACK 規(guī)則集中,設(shè)計(jì)人員定義了與表示裸片管腳的層之間的文本關(guān)聯(lián)。每個(gè)管腳由端口-焊盤(pán)(用戶指定的層上的幾何形狀)表示,并附有相同的文本標(biāo)簽。預(yù)檢模式可檢測(cè)多個(gè)與焊盤(pán)相關(guān)的問(wèn)題:

未附加文本的焊盤(pán)

附加多個(gè)文本的焊盤(pán)

與任何焊盤(pán)無(wú)關(guān)的文本標(biāo)簽(與用戶指定的管腳層的幾何形狀沒(méi)有任何重疊)

這些問(wèn)題如未解決,將會(huì)在 Calibre 3DSTACK signoff 運(yùn)行中造成連接關(guān)系檢查違規(guī)。

缺失或額外端口檢查

缺失或額外端口檢查確定版圖和源網(wǎng)表中的裸片管腳是否匹配,并報(bào)告版圖中的任何缺失或額外端口。造成這種錯(cuò)誤的原因有多種:規(guī)則集中不正確的文本關(guān)聯(lián)語(yǔ)句,缺失焊盤(pán),管腳名稱拼寫(xiě)錯(cuò)誤等。在早期檢測(cè)并修復(fù)這些問(wèn)題,可大幅減少 signoff 運(yùn)行期間的調(diào)試時(shí)間。

規(guī)則集覆蓋率

規(guī)則集覆蓋率分析裸片堆疊(裝配)并自動(dòng)檢測(cè)裸片到裸片交互。如果規(guī)則集中缺失了任何裸片到裸片交互,它會(huì)建議逐一檢查每個(gè)裸片或交互的裸片對(duì)。這些建議可確保規(guī)則集針對(duì)裝配驗(yàn)證提供完全覆蓋,防止未被檢測(cè)到的任何違規(guī)(對(duì)齊情況或連接關(guān)系)。

中介層電源和接地短路檢查

中介層電源和接地短路檢查可針對(duì)用戶為中介層裸片指定的電源和接地網(wǎng)絡(luò)應(yīng)用開(kāi)路/短路檢查,以幫助設(shè)計(jì)人員更快地找到根本原因。電源/接地連接關(guān)系檢查中的違規(guī)往往是最難調(diào)試的,因?yàn)殡娫春徒拥鼐W(wǎng)絡(luò)會(huì)穿過(guò)裝配中的所有裸片,并覆蓋設(shè)計(jì)中的很大面積,這使得查找真正導(dǎo)致短路的幾何形狀成為一個(gè)真正的挑戰(zhàn)。

解決所有問(wèn)題并應(yīng)用 Calibre 3DSTACK 預(yù)檢模式報(bào)告的所有建議,有助于設(shè)計(jì)團(tuán)隊(duì)大幅縮短 signoff 運(yùn)行中的調(diào)試時(shí)間。

4結(jié)語(yǔ)

隨著封裝設(shè)計(jì)的持續(xù)發(fā)展,驗(yàn)證要求和挑戰(zhàn)如影相隨。設(shè)計(jì)人員即使在處理最復(fù)雜的多裸片、多小芯片堆疊配置時(shí),也可以使用 Calibre 3DSTACK 3DIC 驗(yàn)證的增強(qiáng)檢查功能,快速輕松地驗(yàn)證物理裸片是否正確布局,以確保正確的連接關(guān)系和電氣行為。設(shè)計(jì)團(tuán)隊(duì)可利用預(yù)檢模式,在調(diào)用 Calibre 3DSTACK signoff 運(yùn)行之前查找并更正基本實(shí)現(xiàn)差錯(cuò)和系統(tǒng)性錯(cuò)誤,從而消除不必要的調(diào)試迭代,并加快整體封裝驗(yàn)證流程。

此外,與西門子 Xpedition Package Designer (XPD) 和 Xpedition Substrate Integrator (XSI) 工具的集成有助于加快實(shí)現(xiàn)速度,與此同時(shí),與業(yè)界領(lǐng)先的寄生參數(shù)提取工具的結(jié)合,還可以捕獲裸片或封裝接口之間的耦合。通過(guò)擴(kuò)展其他傳統(tǒng) IC 驗(yàn)證工具,如可靠性驗(yàn)證,來(lái)識(shí)別和解決封裝問(wèn)題,設(shè)計(jì)公司能夠進(jìn)一步提高其產(chǎn)品的市場(chǎng)價(jià)值。展望未來(lái),與布局規(guī)劃、布局布線、可靠性驗(yàn)證以及電源、熱和應(yīng)力分析等其他工具的集成,將為 HDAP 行業(yè)提供一種自動(dòng)化程度更高的設(shè)計(jì)到制造模式。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5415

    文章

    11865

    瀏覽量

    366280
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2852

    瀏覽量

    175759
  • 3DIC
    +關(guān)注

    關(guān)注

    3

    文章

    84

    瀏覽量

    19604
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    2

    文章

    445

    瀏覽量

    470

原文標(biāo)題:將 2.5D / 3DIC 物理驗(yàn)證提升到更高水平

文章出處:【微信號(hào):Mentor明導(dǎo),微信公眾號(hào):西門子EDA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    大算力時(shí)代下,跨越多工藝、多IP供應(yīng)商的3DIC也需要EDA支持

    、性能更高,也因此成了新的設(shè)計(jì)主流,席卷了AI、服務(wù)器與汽車芯片等市場(chǎng)。但新的設(shè)計(jì)方案除了需要新一代的die-to-die的接口IP、2.5D/3D的封裝技術(shù)外,也需要在EDA工具與工作流上做出創(chuàng)新。 ? 西門子
    的頭像 發(fā)表于 11-09 00:22 ?2017次閱讀

    如何進(jìn)行電流檢測(cè)放大器使用,以達(dá)到電壓提升到可用水平

    如何進(jìn)行放大器設(shè)計(jì)和使用,以將它們之間產(chǎn)生的電壓提升到可用水平?通常兩端小電壓通常從數(shù)十或數(shù)百毫伏增加到零點(diǎn)幾伏,通過(guò)在電流檢測(cè)放大器分流作用下,能否得到很大提升,帶集成增益設(shè)定電阻器的電流檢測(cè)放大器應(yīng)該是比較常見(jiàn)。看哪位大神可
    發(fā)表于 01-10 15:06

    如何去拯救3DIC集成技術(shù)?

    沒(méi)有讀者認(rèn)識(shí)到發(fā)生在3DIC集成中的技術(shù)進(jìn)步,他們認(rèn)為該技術(shù)只是疊層和引線鍵合,是一種后端封裝技術(shù)。而我們?cè)撊绾稳フ?b class='flag-5'>3DIC集成技術(shù)?
    發(fā)表于 04-07 06:23

    如何DSP性能提升到極限?

    如何DSP性能提升到極限?FPGA用做數(shù)字信號(hào)處理應(yīng)用
    發(fā)表于 04-30 06:34

    歐司朗的Oslon為新概念提升了HX 駕駛員輔助系統(tǒng)提升到一個(gè)新的水平

    Oslon Boost HX非常適合用于DMD系統(tǒng),因?yàn)樗商峁┏錾牧炼龋?b class='flag-5'>將基于光的駕駛員輔助系統(tǒng)提升到一個(gè)新的水平。
    的頭像 發(fā)表于 10-12 14:39 ?5689次閱讀

    新思科技推出3DIC Compiler平臺(tái),轉(zhuǎn)變了復(fù)雜的2.53D多裸晶芯片系統(tǒng)的設(shè)計(jì)與集成

    新思科技的3DIC Compiler建立在一個(gè)IC設(shè)計(jì)數(shù)據(jù)模型的基礎(chǔ)上,通過(guò)更加現(xiàn)代化的3DIC結(jié)構(gòu),實(shí)現(xiàn)了容量和性能的可擴(kuò)展性。該平臺(tái)提供了一個(gè)集規(guī)劃、架構(gòu)探究、設(shè)計(jì)、實(shí)現(xiàn)、分析和signoff于一體的環(huán)境。
    的頭像 發(fā)表于 08-28 15:43 ?2946次閱讀

    現(xiàn)在3DIC設(shè)計(jì)面臨哪些挑戰(zhàn)?

    和面積優(yōu)勢(shì)。由于它能夠同時(shí)實(shí)現(xiàn)極端、異構(gòu)和同構(gòu)的集成,3DIC適合支持計(jì)算密集型工作負(fù)載,并提供了 2D 架構(gòu)所不具備的密集性和可擴(kuò)展性。 3DIC設(shè)計(jì)面臨哪些挑戰(zhàn)?? 3DIC給AI
    的頭像 發(fā)表于 06-09 17:46 ?2429次閱讀

    芯和半導(dǎo)體聯(lián)合新思科技業(yè)界首發(fā),前所未有的“3DIC先進(jìn)封裝設(shè)計(jì)分析全流程”EDA平臺(tái)

    隨著芯片制造工藝不斷接近物理極限,芯片的布局設(shè)計(jì)——異構(gòu)集成的3DIC先進(jìn)封裝(以下簡(jiǎn)稱“3DIC”)已經(jīng)成為延續(xù)摩爾定律的最佳途徑之一。
    發(fā)表于 08-30 14:12 ?1697次閱讀

    2.5D/3D芯片-封裝-系統(tǒng)協(xié)同仿真技術(shù)研究

    2.5D/3D 芯片包含 Interposer/ 硅穿孔 (Through Silicon Via, TSV) 等復(fù)雜結(jié)構(gòu),通過(guò)多物理場(chǎng) 仿真可以提前對(duì) 2.5D/
    發(fā)表于 05-06 15:20 ?19次下載

    利用NVIDIA BlueField DPU加速計(jì)算提升到新的水平

    全球的超級(jí)計(jì)算中心都在紛紛利用 NVIDIA Quantum InfiniBand 網(wǎng)絡(luò)上的 NVIDIA BlueField DPU 加速計(jì)算提升到一個(gè)新的水平。
    的頭像 發(fā)表于 06-01 10:29 ?1400次閱讀

    Chiplet應(yīng)用及3DIC設(shè)計(jì)的EDA解決方案

    ? 芯和半導(dǎo)體2.5D/3D多芯片Chiplets解決方案
    的頭像 發(fā)表于 11-24 16:54 ?928次閱讀

    如何電池儲(chǔ)能系統(tǒng)的性能提升到更高水平?

    拓?fù)洹1疚倪€建議使用安森美 (onsemi) 的碳化硅 (SiC) 方案, BESS 性能提升到全新水平。 圖 1:BESS 實(shí)施概覽 采用 BESS 的優(yōu)勢(shì) 使用帶有儲(chǔ)能電池的并網(wǎng)/離網(wǎng)太陽(yáng)能逆變器系統(tǒng),為住宅和商業(yè)用戶帶來(lái)
    的頭像 發(fā)表于 07-25 19:05 ?891次閱讀
    如何<b class='flag-5'>將</b>電池儲(chǔ)能系統(tǒng)的性能<b class='flag-5'>提升到</b><b class='flag-5'>更高水平</b>?

    如何電池儲(chǔ)能系統(tǒng)的性能提升到更高水平?

    。本文還建議使用安森美(onsemi)的碳化硅(SiC)方案,BESS性能提升到全新水平。圖1:BESS實(shí)施概覽采用BESS的優(yōu)勢(shì)使用帶有儲(chǔ)能電池的并網(wǎng)/離網(wǎng)太陽(yáng)
    的頭像 發(fā)表于 08-01 00:23 ?914次閱讀
    如何<b class='flag-5'>將</b>電池儲(chǔ)能系統(tǒng)的性能<b class='flag-5'>提升到</b><b class='flag-5'>更高水平</b>?

    奇異摩爾與智原科技聯(lián)合發(fā)布 2.5D/3DIC整體解決方案

    作為全球領(lǐng)先的互聯(lián)產(chǎn)品和解決方案公司,奇異摩爾期待以自身 Chiplet 互聯(lián)芯粒、網(wǎng)絡(luò)加速芯粒產(chǎn)品及全鏈路解決方案,結(jié)合智原全面的先進(jìn)封裝一站式服務(wù),通力協(xié)作,深耕 2.5D interposer 與 3DIC 領(lǐng)域,攜手開(kāi)啟 Chiplet 時(shí)代的新篇章。
    的頭像 發(fā)表于 11-12 10:06 ?1214次閱讀

    2.5D3D封裝技術(shù)介紹

    2.5D封裝die拉近,并通過(guò)硅中介連接。3D封裝實(shí)際上采用2.5D封裝,進(jìn)一步垂直堆疊die,使die之間的連接更短。通過(guò)這種方式直接集成IC,IC間通信接口通??梢詼p少或完全
    的頭像 發(fā)表于 01-14 10:41 ?1044次閱讀
    <b class='flag-5'>2.5D</b>和<b class='flag-5'>3D</b>封裝技術(shù)介紹