據(jù)semianalysis報(bào)道，他們正在密切跟蹤的一個(gè)項(xiàng)目是光刻支出如何隨著各種節(jié)點(diǎn)縮小而演變。這項(xiàng)研究最初是從28nm開始，然后從第一代 FinFET 節(jié)點(diǎn)發(fā)展到第一個(gè) EUV 節(jié)點(diǎn)，再到第一個(gè) Gate All Around Nanosheet 節(jié)點(diǎn)（3nm 和 2nm）。根據(jù)檢查的節(jié)點(diǎn)，光刻花費(fèi)的百分比有很大不同。下圖是關(guān)于該主題的舊 ASML 幻燈片。它似乎排除了許多不同的晶圓廠資本支出，但看起來很有趣。

光刻支出與沉積與蝕刻的演變對(duì) ASML、Lam Research、Applied Materials、Tokyo Electron 等公司的相對(duì)表現(xiàn)有很大影響。在我們解決這個(gè)問題時(shí)，最重要的一個(gè)方面是每個(gè) DUV 或 EUV 層的曝光量的單位成本，以及它們的數(shù)量。順便說一句，一些賣方分析師試圖將每個(gè)節(jié)點(diǎn)的 EUV 曝光數(shù)量計(jì)算到他們的 ASML 模型中，這完全是錯(cuò)誤的。

傳統(tǒng)觀點(diǎn)認(rèn)為，更大的dies成本會(huì)成倍增加。我們認(rèn)為我們所有的讀者都知道這一點(diǎn)。較大的die尺寸會(huì)增加成本，因?yàn)槿毕莞锌赡苡绊戄^大的die。這是小芯片革命背后的主要驅(qū)動(dòng)之一。

這種傳統(tǒng)的思維過程可能是完全錯(cuò)誤的。讓我們使用一個(gè)帶有圖片的假設(shè)示例來解釋為何有時(shí)候較小的die制造成本更高。假設(shè)一個(gè)無晶圓廠芯片設(shè)計(jì)團(tuán)隊(duì)正在決定是制作單個(gè)大型單片芯片還是 2 個(gè)小芯片 MCM 設(shè)計(jì)。左邊是一個(gè)25 毫米 x 32 毫米、800 平方毫米的晶圓。右邊是一個(gè) 13.5 毫米 x 32 毫米、432 平方毫米的裸片晶圓。2 個(gè)小芯片設(shè)計(jì)中每個(gè)小芯片的硅片數(shù)量只會(huì)增加 8%，這與 AMD 使用其當(dāng)前小芯片 CPU 所經(jīng)歷的開銷相似。盡管兩個(gè)節(jié)點(diǎn)已被模擬為具有相同的每 cm 2 (0.1)缺陷數(shù)，但兩種設(shè)計(jì)之間的無缺陷裸片數(shù)量差異很大。

單片設(shè)計(jì)每個(gè)晶圓有 30 個(gè)好的die，而小芯片 MCM 設(shè)計(jì)每個(gè)晶圓有 79 個(gè)好的die。假設(shè)所有有缺陷的die都必須扔進(jìn)垃圾桶。如果沒有芯片良率收獲，單片設(shè)計(jì)的設(shè)計(jì)公司每片晶圓只能賣30個(gè)產(chǎn)品，而chiplet MCM設(shè)計(jì)可以賣39.5個(gè)。

通過使用小芯片和 MCM，每個(gè)晶圓的產(chǎn)品數(shù)量增加了約 30%。如果假設(shè)每個(gè)晶圓的成本為 17,000 美元，那么單片無缺陷硅片的成本為 567 美元，而小芯片 MCM 每個(gè)無缺陷硅片的成本為 215 美元，兩個(gè)則為 430 美元。顯然，如果我們?cè)O(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)該選擇小芯片 MCM 選項(xiàng)忽略任何功耗、芯片收獲和包裝成本差異，因?yàn)樗鼈兛梢詾槊考a(chǎn)品節(jié)省 136 美元！

如果我們告訴你這個(gè)小芯片 MCM 設(shè)計(jì)更貴怎么辦？

你可能不會(huì)相信我們，但讓我們來看看如何。在這個(gè)假設(shè)場(chǎng)景中，假設(shè)產(chǎn)品使用代工 5nm 級(jí)節(jié)點(diǎn)。假設(shè)這家代工廠以約 17,000 美元的價(jià)格出售這些晶圓，毛利率約為 50%。以下是按消耗品或工藝步驟劃分的成本細(xì)分，包括工具折舊、維護(hù)成本、電力使用、員工成本分配等。

這些數(shù)字與我們的實(shí)際估計(jì)相差甚遠(yuǎn)，但一致的是最大的成本中心是光刻——接近加工晶圓成本的近1/3。光刻成本只是一個(gè)平均假設(shè)。根據(jù)您選擇的裸片尺寸，它可能會(huì)有很大差異。

光刻工具不加選擇地暴露硅片。它需要知道在哪里用光刻曝光，在哪里不曝光。光掩模是包含芯片設(shè)計(jì)并阻擋光線或允許光線通過以暴露硅片的東西。領(lǐng)先的 5nm 代工設(shè)計(jì)將有十幾個(gè) EUV 光掩模和另外幾十個(gè) DUV 光掩模。這些光掩模中的每一個(gè)都對(duì)應(yīng)于晶圓上的一個(gè)特征或特征的一部分，并且對(duì)于每個(gè)芯片設(shè)計(jì)都是唯一的。通過光刻和所有其他工藝步驟的循環(huán)，這家代工廠可以在大約 10 周的時(shí)間內(nèi)在晶圓上制造出特定的 5nm 芯片。下面是一張 DUV 光掩模的圖片。

?

標(biāo)準(zhǔn)光掩模為 104 毫米 x 132 毫米。然后，光刻工具通過光掩模曝光，以 4 倍放大率在晶圓上打印特征。該區(qū)域?yàn)?26 毫米 x 33 毫米。大多數(shù)設(shè)計(jì)不能與 26 毫米 x 33 毫米完美對(duì)齊。

為了更好地計(jì)算，我們引入了標(biāo)線（reticle）利用率的概念。

通常，芯片設(shè)計(jì)較小，因此光掩?？梢园鄠€(gè)與上圖相同的設(shè)計(jì)。即使這樣，大多數(shù)設(shè)計(jì)也不能完美地適應(yīng) 26mm x 33m 的場(chǎng)，因此通常該光掩模的一部分也沒有曝光。

如果一個(gè)die是 12 毫米 x 16 毫米，我們可以在每個(gè)標(biāo)線片上安裝 4 個(gè)die。這里的標(biāo)線利用率非常高，因?yàn)橹挥幸恍〔糠謽?biāo)線沒有暴露。對(duì)于 25mm x 32mm 的單片芯片，我們?cè)讵M縫和掃描方向上不使用 1mm。那個(gè)標(biāo)線的利用率同樣很高。對(duì)于我們的小芯片，它是 13.5 毫米 x 32 毫米。該die太大，無法在標(biāo)線板上并排放置 2 個(gè)die，因此每個(gè)標(biāo)線板只能有 1 個(gè)die。下圖顯示了上述示例的一些可視化。

你可能會(huì)問，標(biāo)線利用率低有什么問題？

這成為一個(gè)巨大的成本問題，因?yàn)楫?dāng)我們縮小到晶圓級(jí)的處理過程時(shí)會(huì)發(fā)生什么。放置在光刻工具和工具中的硅片一次暴露硅片標(biāo)線區(qū)域的一部分。如果使用完整的 26mm x 33mm 掩模版，則光刻工具以最少的步數(shù)跨過 300mm 硅片，12 個(gè)掩模版區(qū)域?qū)捄?10 個(gè)掩模版區(qū)域高。如果分劃板利用率較低，則工具必須在每個(gè)方向上越過和越過晶片更多次。

將每個(gè)晶圓上的 25mm x 32mm 單片芯片與 13.5mm x 32mm 小芯片 MCM 設(shè)計(jì)進(jìn)行比較時(shí)，我們需要將晶圓跨過 1.875 倍！

現(xiàn)代 DUV 和 EUV 工具具有狹縫（slit）和掃描（scan）功能。狹縫（26 毫米）是暴露出來的，它掃描（33 毫米）穿過十字線區(qū)域。下面這張Andreas Schilling分享的來自 ASML 的關(guān)于 High-NA EUV 的 gif 展示了這個(gè)概念。使用 High-NA EUV，狹縫最大仍為 26mm，掃描減半。生產(chǎn)力的主要損失是晶圓臺(tái)必須移動(dòng)的速度。

? 想象一下，如果相反，狹縫減半。吞吐量影響會(huì)大得多。 在比較我們的單片設(shè)計(jì)與小芯片 MCM 設(shè)計(jì)時(shí)，我們的光刻工具時(shí)間顯著增加，因?yàn)榫A必須掃描 1.875 倍。這是因?yàn)楠M縫的很大一部分沒有得到充分利用。雖然在晶圓加載時(shí)間方面仍有一些效率，但光刻工具的大部分成本是掃描時(shí)間。因此，每片晶圓的內(nèi)部成本顯著上升。

在這種假設(shè)情況下，代工廠現(xiàn)在每片晶圓的光刻成本要多花 2,174 美元。這是一個(gè)巨大的成本增加，代工廠不會(huì)為已經(jīng)有非常緊張的利潤(rùn)交易的大批量客戶忍受。假設(shè)代工廠按利潤(rùn)率定價(jià)，因此無論設(shè)計(jì)如何，都能保持 50% 的毛利率。

未充分利用分劃板上的狹縫導(dǎo)致的成本增加意味著代工廠不會(huì)以 17,000 美元的價(jià)格出售這些晶圓來維持 50.2% 的毛利率。相反，他們將以 21,364 美元的價(jià)格出售這些晶圓。單片產(chǎn)品的無缺陷硅成本仍為 567 美元。每個(gè)裸片的無缺陷硅成本不是 215 美元，而是 270 美元。每件產(chǎn)品不再是 430 美元，而是 541 美元。

小芯片與單片的決定現(xiàn)在變得更加困難。一旦考慮到封裝成本，單片芯片的制造成本很可能會(huì)更便宜。此外，小芯片設(shè)計(jì)存在一些電力成本。在這種情況下，構(gòu)建一個(gè)大型單片芯片絕對(duì)比使用chiplet/MCM 更好。

此示例是選擇用于演示標(biāo)線利用率點(diǎn)的最壞情況。這種簡(jiǎn)單化和假設(shè)性的分析還有很多警告。此外，與其他工藝步驟相比，5nm 之前以及我們進(jìn)入柵極之后的大多數(shù)其他工藝節(jié)點(diǎn)都具有較低的光刻成本。大多數(shù)小芯片架構(gòu)可能會(huì)提高而不是降低標(biāo)線利用率。
編輯：黃飛