動態(tài)
-
發(fā)布了文章 2025-05-16 13:02
DesignCon 采訪 | Cadence 的前瞻性方法和先進(jìn)封裝設(shè)計的未來
隨著半導(dǎo)體產(chǎn)業(yè)快速發(fā)展,人工智能加速推動對高性能計算的需求,Cadence將自己定位為仿真和設(shè)計自動化領(lǐng)域的行業(yè)先鋒。在于圣克拉拉會議中心舉行的DesignCon2025大會上,Cadence產(chǎn)品管理總監(jiān)BradGriffin分享了公司在信號完整性、電源完整性、熱仿真和電磁分析方面的最新進(jìn)展,這些技術(shù)正是行業(yè)向異構(gòu)集成和芯粒架構(gòu)轉(zhuǎn)型的關(guān)鍵驅(qū)動力?!斑@標(biāo)志著C -
發(fā)布了文章 2025-05-16 13:02
-
發(fā)布了文章 2025-05-10 11:09
網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期:原理圖完整性及可靠性分析
網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期:原理圖完整性及可靠性分析222瀏覽量 -
發(fā)布了文章 2025-05-10 11:08
-
發(fā)布了文章 2025-04-25 20:16
受控阻抗布線技術(shù)確保信號完整性
核心要點(diǎn)受控阻抗布線通過匹配走線阻抗來防止信號失真,從而保持信號完整性。高速PCB設(shè)計中,元件與走線的阻抗匹配至關(guān)重要。PCB材料的選擇(如低損耗層壓板)對減少信號衰減起關(guān)鍵作用。受控阻抗布線如何保障信號完整性為實(shí)現(xiàn)電路信號完整性,需遵循以下設(shè)計規(guī)范:避免直角走線、隔離時鐘信號與電源信號、保持元件間最短距離。受控阻抗布線通過調(diào)整走線尺寸和環(huán)境參數(shù),使其特性阻681瀏覽量 -
發(fā)布了文章 2025-04-11 17:21
-
發(fā)布了文章 2025-04-03 21:32
輔助協(xié)作的簡單原理圖文檔
電子設(shè)備的原理圖作為PCB設(shè)計的基礎(chǔ)用于顯示電路圖。除了定義器件和電路之間的電氣連接之外,原理圖還有更深層次的作用:展示理解設(shè)計所需的文檔。這是一種前端文檔,要充分理解設(shè)計的核心功能、過去的修訂版本以及器件之間的高級連接,此文檔必不可少。如果希望在單個文檔中準(zhǔn)確地傳達(dá)這些信息,而不是將要求分散到多個文檔中,那么可以在原理圖中包含一些簡單的文檔。對于多學(xué)科協(xié)作378瀏覽量 -
發(fā)布了文章 2025-03-31 14:45
-
發(fā)布了文章 2025-03-21 13:53
-
發(fā)布了文章 2025-03-21 13:53
【3/25 正式開課】I SI/PI與EMC通道互連建模仿真設(shè)計優(yōu)化高階研修班
本課程是專為電子工程領(lǐng)域?qū)I(yè)人士開設(shè)的高階培訓(xùn)課程,旨在通過深度解析與實(shí)踐操作,提升學(xué)員在信號完整性、電源完整性、電磁兼容性(EMC)及高速通道互連設(shè)計方面的綜合能力。本課程由行業(yè)資深產(chǎn)品工程師李增擔(dān)任講師,以業(yè)界領(lǐng)先的仿真軟件SigrityXPlatform為操作平臺,結(jié)合AI驅(qū)動的設(shè)計優(yōu)化技術(shù),全面覆蓋SI、PI、EMC及高速通道互連設(shè)計的核心知識點(diǎn)。通