以下文章來源于漫談大千世界，作者CosmosWanderer

3D-IC通過采用TSV(Through-Silicon Via，硅通孔)技術(shù)，實(shí)現(xiàn)了不同層芯片之間的垂直互連。這種設(shè)計(jì)顯著提升了系統(tǒng)集成度，同時(shí)有效地縮短了互連線的長度。這樣的改進(jìn)不僅降低了信號傳輸?shù)难訒r(shí)，還減少了功耗，從而全面提升了系統(tǒng)的整體性能。

根據(jù)TSV制作工藝順序的不同，可分為先通孔和后通孔兩種技術(shù)。

FE3D: 先通孔是指先刻蝕通孔，再裝配到操作晶圓上，然后減薄，即在CMOS器件或者后道互連之前的設(shè)計(jì)階段介入。

BE3D: 后通孔是指先將晶圓鍵合到另一個(gè)芯片/晶圓上，然后再刻蝕通孔，即在后道互連或者鍵合之后的后期開始。

1. 3D IC的堆疊方式

基于TSV(Through-Silicon Via，硅通孔)技術(shù)的3D IC堆疊方式主要有三種類型，每種類型都有其特點(diǎn)和應(yīng)用場景。

晶圓到晶圓堆疊(Wafer-to-Wafer, W2W)

兩個(gè)晶圓均沒有切片;工藝簡單，產(chǎn)出效率最高，成本最低

這個(gè)名稱也有稱為Wafer on Wafer，WoW

晶片到晶圓堆疊(Die-to-Wafer, D2W)

將切片后的晶片堆疊到晶圓上。這種方式相比W2W，可能在良率上有所提高，因?yàn)榭梢詫蝹€(gè)晶片進(jìn)行篩選。工藝相對簡單，成本和產(chǎn)出效率介于W2W和D2D之間。

這個(gè)名稱也有稱為Chip on Wafer，CoW

晶片到晶片堆疊(Die-to-Die, D2D)

將切片后的兩層晶片堆疊在一起。這種方式可以使用已知良晶片(Known-Good-Die, KGD)，因而良率最高。但是工藝最復(fù)雜，產(chǎn)出效率最低，因?yàn)樾枰獙γ總€(gè)晶片進(jìn)行精確的對準(zhǔn)和堆疊。

這個(gè)名稱也有稱為C2C.

2. 3D IC的堆疊方向

無論晶圓是否切片，3D IC堆疊方向分為三種.

面對面(Face-to-Face, F2F)

面對背(Face-to-Back, F2B)

背對背(Back-to-Back, B2B)

3. 基于TSV的3D IC關(guān)鍵集成技術(shù)

3D IC集成的關(guān)鍵技術(shù)主要包括以下幾個(gè)方面：

對準(zhǔn)(Alignment)

對準(zhǔn)(Alignment)是3D IC制造過程中的一個(gè)關(guān)鍵步驟，它確保了在不同層的芯片或晶圓堆疊時(shí)，各個(gè)層之間的電路圖案能夠精確地對齊。這種精確對齊對于實(shí)現(xiàn)電氣連接的可靠性和功能性至關(guān)重要。對準(zhǔn)技術(shù)的準(zhǔn)確性直接影響到3D IC的性能、產(chǎn)量和可靠性。

對準(zhǔn)(Alignment)可以采用直接或者間接的方式進(jìn)行對準(zhǔn)。如果兩個(gè)硅片中有一個(gè)是對可見光或者紅外線透明的，就可以采用直接對準(zhǔn)。當(dāng)兩個(gè)硅片都不對可見光或者紅外線透明時(shí)，就必須采用間接對準(zhǔn)方式。在這種情況下，先將第一個(gè)硅片對準(zhǔn)到一個(gè)參考點(diǎn)上再抬高一定的距離，然后再將第二層硅片對準(zhǔn)到同一個(gè)參考點(diǎn)上。當(dāng)然間接對準(zhǔn)沒有直接對準(zhǔn)的精確度高。

鍵合(Bonding)

鍵合技術(shù)是指借助各種化學(xué)和物理作用連接兩個(gè)或多個(gè)芯片或晶圓。目前有四種鍵合技術(shù)是最常用的，分別是氧化物鍵合、金屬鍵合、粘合劑鍵合和焊接。

氧化物鍵合：利用上下兩層芯片表面的隔離層(通常是SiO?)進(jìn)行鍵合。這種技術(shù)的優(yōu)點(diǎn)是可以在低溫下進(jìn)行，且與半導(dǎo)體工藝兼容。但是，它需要高質(zhì)量的化學(xué)機(jī)械拋光和復(fù)雜的硅片清潔。

金屬鍵合：可以使用銅或金作為金屬材料。金比銅更容易鍵合，所需溫度和壓力較小。銅鍵合成本低，鍵合強(qiáng)度高，與半導(dǎo)體工藝兼容。金屬鍵合的主要優(yōu)勢是可以同時(shí)實(shí)現(xiàn)機(jī)械和電連接，且過程中不產(chǎn)生多余氣體。但對工藝溫度和壓力的要求較高，且可能因溫度不一致導(dǎo)致對準(zhǔn)誤差。常用的金屬鍵合可控塌陷芯片連接(Controlled Collapse Chip Connect, C4)和薄膜鍵合。

粘合劑鍵合：使用粘合劑來連接襯底或晶圓。典型的粘合劑鍵合是倫斯勒理工學(xué)院研發(fā)的聚合物鍵合技術(shù)。

焊接是一種在印刷電路板上廣泛應(yīng)用的技術(shù)，也可以用于3D IC集成 。它像金屬鍵合一樣，也可以同時(shí)實(shí)現(xiàn)機(jī)械連接和電連接。

晶圓減薄(Wafer Thinning)

在堆疊之前，需要將晶圓減薄到合適的厚度，以減少堆疊后的總厚度，提高封裝的緊湊性和散熱性能。

目前的金屬淀積及等離子體開孔工藝而言，要求上層芯片的TSV高度控制在幾十微米以內(nèi)，以確保TSV的工藝可靠性。

TSV(Through-Silicon Via)

TSV是實(shí)現(xiàn)3D IC垂直互連的關(guān)鍵技術(shù)，通過在硅片中鉆孔并填充導(dǎo)電材料來實(shí)現(xiàn)不同層之間的電氣連接。根據(jù)TSV制作工藝順序的不同，可分為先通孔和后通孔兩種技術(shù)。

FE3D: 先通孔是指先刻蝕通孔，再裝配到操作晶圓上，然后減薄，即在CMOS器件或者后道互連之前的設(shè)計(jì)階段介入。

FE3D: 先通孔是指先刻蝕通孔，再裝配到操作晶圓上，然后減薄，即在CMOS器件或者后道互連之前的設(shè)計(jì)階段介入。

鍵合技術(shù)包括直接鍵合、使用中間層(如硅中介層)的鍵合、以及使用微凸點(diǎn)(microbumps)等。

TSV的制造涉及到深反應(yīng)離子刻蝕(DRIE)、絕緣層沉積、金屬填充等多個(gè)步驟。

這些關(guān)鍵技術(shù)相互配合，共同實(shí)現(xiàn)了3D IC的高密度集成、高性能和小型化。隨著技術(shù)的發(fā)展，3D IC在移動設(shè)備、高性能計(jì)算、人工智能等領(lǐng)域的應(yīng)用越來越廣泛。