一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設(shè)計論壇

      文章：440 被閱讀：124.7w 粉絲數(shù)：67 關(guān)注數(shù)：0 點贊數(shù)：24

      廣告

      FPGA設(shè)計調(diào)試流程

      調(diào)試，即Debug，有一定開發(fā)經(jīng)驗的人一定會明確這是設(shè)計中最復(fù)雜最磨人的部分。對于一個龐大復(fù)雜的FP....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-04 11:02 ?1017次閱讀
      FPGA設(shè)計調(diào)試流程

      增量式編碼器原理介紹

      增量式編碼器是一種將位移信息轉(zhuǎn)換成周期性電信號，再將電信號轉(zhuǎn)換成脈沖計數(shù)的裝置。
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-03 10:21 ?521次閱讀
      增量式編碼器原理介紹

      Vivado FIR IP核實現(xiàn)

      Xilinx的FIR IP核屬于收費IP，但是不需要像 Quartus那樣通過修改license文件....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-01 14:44 ?1258次閱讀
      Vivado FIR IP核實現(xiàn)

      Verilog中signed和$signed()的用法

      1、在verilog中有時會用signed修飾符來修飾定義的數(shù)據(jù)，運算的時候也會用$signed（）....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-17 17:47 ?403次閱讀
      Verilog中signed和$signed()的用法

      根據(jù)波形圖編寫Verilog代碼

      根據(jù)下面的時序圖實現(xiàn)這個組合邏輯電路。
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-17 14:38 ?371次閱讀
      根據(jù)波形圖編寫Verilog代碼

      FPGA上的圖像處理算法集成與優(yōu)化

      本文詳細(xì)介紹了多種圖像處理技術(shù)，包括RG/GB單通道提取、亮度和對比度調(diào)整、圖像反轉(zhuǎn)、均值濾波、高斯....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-14 13:46 ?429次閱讀
      FPGA上的圖像處理算法集成與優(yōu)化

      基于FPGA的DVP協(xié)議實現(xiàn)標(biāo)準(zhǔn)圖像數(shù)據(jù)流轉(zhuǎn)換

      DVP（Digital Video Port） 是傳統(tǒng)的sensor輸出接口，采用并行輸出方式，d數(shù)....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-11 14:22 ?1307次閱讀
      基于FPGA的DVP協(xié)議實現(xiàn)標(biāo)準(zhǔn)圖像數(shù)據(jù)流轉(zhuǎn)換

      一文詳解JESD204B協(xié)議

      其實使用到ADI的東西，基本也就沒有太去關(guān)注協(xié)議這些東西，只是簡簡單單的有個了解就行，在實際調(diào)試的時....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-08 13:45 ?1837次閱讀
      一文詳解JESD204B協(xié)議

      SPI通信總線概述和Verilog實現(xiàn)

      SPI = Serial Peripheral Interface，是串行外圍設(shè)備接口，是一種高速，....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-07 14:28 ?1164次閱讀
      SPI通信總線概述和Verilog實現(xiàn)

      FPGA圖像處理基礎(chǔ)----實現(xiàn)緩存卷積窗口

      像素行與像素窗口 一幅圖像是由一個個像素點構(gòu)成的，對于一幅480*272大小的圖片來說，其寬度是48....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 02-07 10:43 ?526次閱讀
      FPGA圖像處理基礎(chǔ)----實現(xiàn)緩存卷積窗口

      高速接口7系列收發(fā)器GTP介紹

      1. 前言 最近在做以太網(wǎng)相關(guān)的東西，其中一個其中想要使用MAC通過光電轉(zhuǎn)換模塊來完成數(shù)據(jù)的收發(fā)。在....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-24 11:53 ?740次閱讀
      高速接口7系列收發(fā)器GTP介紹

      FPGA實現(xiàn)AXI4總線的讀寫

      AWID[3:0]與ARID[3:0]：對于只有一個主機從機設(shè)備，該值可設(shè)置為任意。
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-22 15:04 ?2719次閱讀
      FPGA實現(xiàn)AXI4總線的讀寫

      RAM-Based Shift Register Xilinx IP核的使用

      一般來講，如果要實現(xiàn)移位寄存器的話，通常都是寫RTL用reg來構(gòu)造，比如1bit變量移位一個時鐘周期....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-21 15:42 ?2260次閱讀
      RAM-Based Shift Register Xilinx IP核的使用

      XILINX FPGA CLB單元之移位寄存器

      一、移位寄存器 SLICEM函數(shù)發(fā)生器也可以配置為32位移位寄存器，而無需使用slice中可用的觸發(fā)....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-16 17:45 ?532次閱讀
      XILINX FPGA CLB單元之移位寄存器

      xilinx FPGA IOB約束使用以及注意事項

      xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA中....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-16 11:02 ?632次閱讀
      xilinx FPGA IOB約束使用以及注意事項

      XADC IP核介紹

      1. XADC介紹 xadc在 所有的7系列器件上都有支持，通過將高質(zhì)量模擬模塊與可編程邏輯的靈活性....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-15 16:53 ?655次閱讀
      XADC IP核介紹

      數(shù)字鎖相環(huán):二階環(huán)的FPGA實現(xiàn)

      一.依據(jù)模擬環(huán)設(shè)計數(shù)字環(huán) 根據(jù)信號與系統(tǒng)的分析理論，一個系統(tǒng)完全由系統(tǒng)函數(shù)來確定，因此我們可從系統(tǒng)函....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-14 11:14 ?394次閱讀
      數(shù)字鎖相環(huán):二階環(huán)的FPGA實現(xiàn)

      PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測試

      1.1 課程介紹? 這一章開始主要介紹 XILINX FPGA PICE IP XDMA IP的使用....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-13 09:38 ?1089次閱讀
      PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測試

      FPGA頻率測量的三種方法

      1、FPGA頻率測量？ 頻率測量在電子設(shè)計和測量領(lǐng)域中經(jīng)常用到，因此對頻率測量方法的研究在實際工程應(yīng)....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-09 09:37 ?551次閱讀
      FPGA頻率測量的三種方法

      Vivado Xilinx FFT IP核v9.0使用說明

      一 傅里葉變換FFT 想必大家對傅里葉老人家都不陌生了，網(wǎng)上也有這方面的很多資料。通過FFT將時域信....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-08 11:33 ?1318次閱讀
      Vivado Xilinx FFT IP核v9.0使用說明

      基于FPGA的GigE Vision相機圖像采集方案設(shè)計

      1 概述 GigE Vision是一個比較復(fù)雜的協(xié)議，要在FPGA中完全實現(xiàn)具有較大的難度。如果FP....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-07 09:34 ?705次閱讀
      基于FPGA的GigE Vision相機圖像采集方案設(shè)計

      FPGA在AI方面有哪些應(yīng)用

      隨著人工智能技術(shù)的飛速發(fā)展，對計算性能的需求也日益增長。FPGA（現(xiàn)場可編程門陣列）作為一種高性能、....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-06 17:37 ?988次閱讀

      ZYNQ基礎(chǔ)---AXI DMA使用

      前言 在ZYNQ中進行PL-PS數(shù)據(jù)交互的時候，經(jīng)常會使用到DMA，其實在前面的ZYNQ學(xué)習(xí)當(dāng)中，也....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-06 11:13 ?1608次閱讀
      ZYNQ基礎(chǔ)---AXI DMA使用

      FIFO IP核的使用教程

      在數(shù)字設(shè)計中，利用FIFO進行數(shù)據(jù)處理是非常普遍的應(yīng)用，例如，實現(xiàn)時鐘域交叉、低延時存儲器緩存、總線....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 01-03 09:36 ?2433次閱讀
      FIFO IP核的使用教程

      基于FPGA的CIC濾波器設(shè)計

      這個概念是相對于單速率（Single Rate）信號處理而言的。單速率 是指整個信號處理流程中只有一....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 15:10 ?1166次閱讀
      基于FPGA的CIC濾波器設(shè)計

      利用FPGA實現(xiàn)USB 2.0通信接口

      USB?2.0接口的實現(xiàn)方式 利用FPGA來實現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的U....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 13:59 ?2334次閱讀
      利用FPGA實現(xiàn)USB 2.0通信接口

      RGMII接口及其時序規(guī)范

      1 接口定義 RGMII 由 GMII (Gigabit Media Independent Int....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 09:55 ?3303次閱讀
      RGMII接口及其時序規(guī)范

      大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

      FPGA的主要應(yīng)用：? FPGA由于其較高的價格和成本，決定了FPGA不能像單片機那樣被廣泛的使用，....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-24 11:04 ?928次閱讀
      大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

      基于FPGA實現(xiàn)圖像直方圖設(shè)計

      直方圖統(tǒng)計的原理 直方圖統(tǒng)計從數(shù)學(xué)上來說，是對圖像中的像素點進行統(tǒng)計。圖像直方圖統(tǒng)計常用于統(tǒng)計灰度圖....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-24 10:24 ?573次閱讀
      基于FPGA實現(xiàn)圖像直方圖設(shè)計

      基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)

      一、CAN總線協(xié)議介紹 CAN是 Controller Area Network 的縮寫（以下稱為 ....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 12-21 14:49 ?1637次閱讀
      基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)