一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設(shè)計(jì)論壇

      文章：438 被閱讀：124.6w 粉絲數(shù)：67 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：24

      廣告

      Vivado 2018.3軟件的使用教程

      大家好，歡迎來到至芯科技FPGA煉獄營地，準(zhǔn)備開啟我們的偉大征程！正所謂“兵馬未動，糧草先行”，戰(zhàn)前....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-30 14:14 ?87次閱讀
      Vivado 2018.3軟件的使用教程

      FPGA EDA軟件的位流驗(yàn)證

      位流驗(yàn)證，對于芯片研發(fā)是一個非常重要的測試手段，對于純軟件開發(fā)人員，最難理解的就是位流驗(yàn)證。在FPG....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-25 09:42 ?360次閱讀
      FPGA EDA軟件的位流驗(yàn)證

      Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

      Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，U....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-24 11:29 ?399次閱讀
      Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

      FPGA時序約束之設(shè)置時鐘組

      Vivado中時序分析工具默認(rèn)會分析設(shè)計(jì)中所有時鐘相關(guān)的時序路徑，除非時序約束中設(shè)置了時鐘組或fal....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-23 09:50 ?151次閱讀
      FPGA時序約束之設(shè)置時鐘組

      Verilog仿真事件中的延時分析

      在實(shí)際電路中存在兩種延遲，慣性延遲 (Inertial delay) 和傳導(dǎo)延遲 (Transpor....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-18 09:54 ?160次閱讀
      Verilog仿真事件中的延時分析

      ZYNQ FPGA的PS端IIC設(shè)備接口使用

      zynq系列中的FPGA，都會自帶兩個iic設(shè)備，我們直接調(diào)用其接口函數(shù)即可運(yùn)用。使用xilinx官....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-17 11:26 ?774次閱讀
      ZYNQ FPGA的PS端IIC設(shè)備接口使用

      Vivado HLS設(shè)計(jì)流程

      為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-16 10:43 ?473次閱讀
      Vivado HLS設(shè)計(jì)流程

      RISC-V五級流水線CPU設(shè)計(jì)

      本文實(shí)現(xiàn)的CPU是一個五級流水線的精簡版CPU(也叫PCPU，即pipeline)，包括IF(取指令....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-15 09:46 ?237次閱讀
      RISC-V五級流水線CPU設(shè)計(jì)

      在testbench中如何使用阻塞賦值和非阻塞賦值

      本文詳細(xì)闡述了在一個testbench中，應(yīng)該如何使用阻塞賦值與非阻塞賦值。首先說結(jié)論，建議在tes....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-15 09:34 ?459次閱讀
      在testbench中如何使用阻塞賦值和非阻塞賦值

      Verilog編寫規(guī)范

      用最右邊的字符下劃線代表低電平有效,高電平有效的信號不得以下劃線表示,短暫的有效信號建議采用高電平有....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-11 09:36 ?144次閱讀

      DDR3 SDRAM配置教程

      DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynam....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-10 09:42 ?1114次閱讀
      DDR3 SDRAM配置教程

      基于FPGA的FIFO實(shí)現(xiàn)

      FIFO(First in First out)為先進(jìn)先出隊(duì)列，具有存儲功能，可用于不同時鐘域間傳輸....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-09 09:55 ?287次閱讀
      基于FPGA的FIFO實(shí)現(xiàn)

      一文詳解AXI DMA技術(shù)

      AXI直接數(shù)值存?。―rect Memory Access，DMA）IP核在AXI4內(nèi)存映射和AXI....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-03 09:32 ?574次閱讀
      一文詳解AXI DMA技術(shù)

      一文詳解Video In to AXI4-Stream IP核

      Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù)，....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-03 09:28 ?723次閱讀
      一文詳解Video In to AXI4-Stream IP核

      FPGA在數(shù)字化時代的主要發(fā)展趨勢

      隨著數(shù)字化時代的飛速發(fā)展，人工智能（AI）、大數(shù)據(jù)分析、自動駕駛等新興領(lǐng)域的需求不斷攀升。FPGA作....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 04-02 09:49 ?448次閱讀
      FPGA在數(shù)字化時代的主要發(fā)展趨勢

      詳解Zynq中的SPI控制器

      本文簡單介紹Zynq中的SPI控制器。本文將“master”稱為“主機(jī)”；將“slave”稱為“從機(jī)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-31 10:35 ?250次閱讀
      詳解Zynq中的SPI控制器

      Zynq7000處理器的配置詳解

      添加好ZYNQ7 Processing System IP核后，需要對其進(jìn)行配置，雙擊彈出如下窗口。....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-27 09:37 ?662次閱讀
      Zynq7000處理器的配置詳解

      FPGA學(xué)習(xí)筆記

      線網(wǎng)類型表示硬件電路元件之間實(shí)際存在的物理連線，有很多種：wire、tri、wor等等，當(dāng)然日常使用....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-27 09:34 ?527次閱讀
      FPGA學(xué)習(xí)筆記

      基于Verilog語言實(shí)現(xiàn)CRC校驗(yàn)

      CRC即循環(huán)冗余校驗(yàn)碼：是數(shù)據(jù)通信領(lǐng)域中最常用的一種查錯校驗(yàn)碼，其特征是信息字段和校驗(yàn)字段的長度可以....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-24 10:36 ?954次閱讀
      基于Verilog語言實(shí)現(xiàn)CRC校驗(yàn)

      一文詳解Vivado時序約束

      Vivado的時序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要創(chuàng)建xdc文件設(shè)置時序....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-24 09:44 ?1645次閱讀
      一文詳解Vivado時序約束

      一文詳解Verilog HDL

      Verilog HDL（Hardware Description Language）是一種硬件描述語....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-17 15:17 ?1258次閱讀
      一文詳解Verilog HDL

      千兆網(wǎng)絡(luò)PHY芯片RTL8211E的實(shí)踐應(yīng)用

      以太網(wǎng)MAC模塊負(fù)責(zé)實(shí)現(xiàn)以太網(wǎng)MAC子層的功能，完成802.3ab的數(shù)據(jù)封裝與解封。其同時負(fù)責(zé)適配硬....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-17 13:56 ?2234次閱讀
      千兆網(wǎng)絡(luò)PHY芯片RTL8211E的實(shí)踐應(yīng)用

      基于FPGA的DS18B20數(shù)字溫度傳感器測溫實(shí)例

      本文將使用三段式狀態(tài)機(jī)（Moore型）的寫法來對DS18B20進(jìn)行測溫操作，以便了解DS18B20和....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-17 11:06 ?1107次閱讀
      基于FPGA的DS18B20數(shù)字溫度傳感器測溫實(shí)例

      AXI接口FIFO簡介

      AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式：AXI4....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-17 10:31 ?672次閱讀
      AXI接口FIFO簡介

      如何使用FPGA驅(qū)動并行ADC和DAC芯片，使用不同編碼方式的ADC與DAC時的注意事項(xiàng)

      ADC和DAC是FPGA與外部信號的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-14 13:54 ?800次閱讀
      如何使用FPGA驅(qū)動并行ADC和DAC芯片，使用不同編碼方式的ADC與DAC時的注意事項(xiàng)

      復(fù)位電路的作用、控制方式和類型

      復(fù)位電路也是數(shù)字邏輯設(shè)計(jì)中常用的電路，不管是 FPGA 還是 ASIC 設(shè)計(jì)，都會涉及到復(fù)位，一般 ....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-12 13:54 ?1218次閱讀
      復(fù)位電路的作用、控制方式和類型

      AXI握手時序優(yōu)化—pipeline緩沖器

      skid buffer（pipeline緩沖器）介紹 ??解決ready/valid兩路握手的時序困....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-08 17:10 ?398次閱讀
      AXI握手時序優(yōu)化—pipeline緩沖器

      DDR內(nèi)存控制器的架構(gòu)解析

      DDR內(nèi)存控制器是一個高度集成的組件，支持多種DDR內(nèi)存類型（DDR2、DDR3、DDR3L、LPD....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-05 13:47 ?1050次閱讀
      DDR內(nèi)存控制器的架構(gòu)解析

      FPGA設(shè)計(jì)調(diào)試流程

      調(diào)試，即Debug，有一定開發(fā)經(jīng)驗(yàn)的人一定會明確這是設(shè)計(jì)中最復(fù)雜最磨人的部分。對于一個龐大復(fù)雜的FP....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-04 11:02 ?1016次閱讀
      FPGA設(shè)計(jì)調(diào)試流程

      增量式編碼器原理介紹

      增量式編碼器是一種將位移信息轉(zhuǎn)換成周期性電信號，再將電信號轉(zhuǎn)換成脈沖計(jì)數(shù)的裝置。
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-03 10:21 ?520次閱讀
      增量式編碼器原理介紹